[發明專利]功率高效逐次逼近模/數轉換器

在審

• 申請號: 202110490416.6
• 申請日: 2021-05-06
• 公開（公告）號: CN113612481A
• 公開（公告）日: 2021-11-05
• 發明（設計）人: 劉勇;德龍·崔;曹軍
• 申請（專利權）人: 安華高科技股份有限公司
• 主分類號: H03M1/46
• 分類號: H03M1/46;H03M1/12
• 代理公司: 北京律盟知識產權代理有限責任公司 11287
• 代理人: 林斯凱

1.一種裝置，其包含：

采樣及數/模轉換DAC電路，所述采樣及數/模轉換DAC電路用于對輸入電壓進行采樣以獲得第一采樣電壓；

第一比較器，所述第一比較器耦合到所述采樣及DAC電路；

第一組存儲電路，所述第一組存儲電路耦合到所述第一比較器及所述采樣及DAC電路，所述第一組存儲電路用以存儲與所述輸入電壓相對應的多個位的第一子集；

第二比較器，所述第二比較器耦合到所述采樣及DAC電路；

第二組存儲電路，所述第二組存儲電路耦合到所述第二比較器及所述采樣及DAC電路，所述第二組存儲電路用以存儲與所述輸入電壓相對應的所述多個位的第二子集；以及

控制電路，所述控制電路耦合到所述第一比較器及所述第二比較器，所述控制電路經配置以在第一時間段期間針對來自與所述輸入電壓相對應的所述多個位的所述第一子集的目標位選擇所述第一比較器來根據所述第一采樣電壓來確定所述目標位的狀態。

2.根據權利要求1所述的裝置，其中所述第一比較器具有比所述第二比較器更快的檢測速度，其中所述第二比較器具有比所述第一比較器更高的靈敏度。

3.根據權利要求1所述的裝置，其中所述控制電路經配置以在第二時間段期間針對所述多個位中的另一目標位選擇所述第二比較器來確定所述另一目標位的狀態。

4.根據權利要求1所述的裝置，其中所述第一組存儲電路中的對應一者經配置以存儲所述目標位的確定狀態。

5.根據權利要求4所述的裝置，其中所述采樣及DAC電路經配置以：

從所述第一組存儲電路中的所述對應一者接收所述目標位的所述確定狀態，及至少部分地基于來自所述第一組存儲電路中的所述對應一者的所述目標位的所述確定狀態，對所述輸入電壓進行采樣以獲得第二采樣電壓。

6.根據權利要求5所述的裝置，其中所述控制電路經配置以在第二時間段期間針對所述多個位中的另一目標位選擇所述第二比較器來確定所述另一目標位的狀態，其中所述第二比較器經配置以根據來自所述采樣及DAC電路的所述第二采樣電壓來確定所述另一目標位的狀態。

7.根據權利要求6所述的裝置，其中所述第二組存儲電路中的對應一者經配置以存儲所述另一目標位的確定狀態。

8.根據權利要求1所述的裝置，其中所述控制電路經配置以響應于所述目標位是所述多個位的所述第一子集中的一者而針對所述目標位選擇所述第一比較器。

9.根據權利要求1所述的裝置，其中所述第一比較器的輸出直接耦合到所述第一組存儲電路的輸入端口，其中所述第二比較器的輸出直接耦合到所述第二組存儲電路的輸入端口。

10.一種設備，其包括：

接收器，所述接收器包括：

采樣及數/模轉換DAC電路，所述采樣及數/模轉換DAC電路用以對輸入電壓進行采樣，

第一比較器，所述第一比較器耦合到所述采樣及DAC電路，

第一組存儲電路，所述第一組存儲電路耦合在所述第一比較器與所述采樣及DAC電路之間，

第二比較器，所述第二比較器耦合到所述采樣及DAC電路，

第二組存儲電路，所述第二組存儲電路耦合在所述第二比較器與所述采樣及DAC電路之間，以及

控制電路，所述控制電路經配置以針對與所述輸入電壓相對應的多個位中的每一者，從所述第一比較器與所述第二比較器中選擇對應的比較器來確定所述多個位中的所述每一者在對應的時間段期間的狀態；及

處理器，所述處理器耦合到所述接收器，所述處理器經配置以從所述第一組存儲電路及所述第二組存儲電路接收所述多個位的狀態，并根據所述多個位的接收狀態執行邏輯計算。

11.根據權利要求10所述的設備，其中所述第一比較器具有比所述第二比較器更快的檢測速度，其中所述第二比較器具有比所述第一比較器更高的靈敏度。