[發明專利]半導體裝置及其制造方法

在審

• 申請號: 202110480443.5
• 申請日: 2021-04-30
• 公開（公告）號: CN113192937A
• 公開（公告）日: 2021-07-30
• 發明（設計）人: 江盧山;孟懷宇;沈亦晨
• 申請（專利權）人: 杭州光智元科技有限公司
• 主分類號: H01L25/065
• 分類號: H01L25/065;H01L21/60;H01L21/50;G06E3/00
• 代理公司: 北京三環同創知識產權代理有限公司 11349
• 代理人: 趙勇;邵毓琴

本發明涉及光子集成電路領域，其提供了一種半導體裝置及其制造方法。所述半導體裝置包括EIC芯片和PIC芯片，所述PIC芯片安裝在基板上，多個所述EIC芯片設置在單個所述PIC芯片的朝向所述基板的表面上。由此，將半導體裝置原本的電子集成電路分成多個子集成電路并形成在多個小的EIC芯片上，然后將多個EIC芯片通過第一鍵合結構倒裝在PIC芯片上，再通過EIC芯片附近的第二鍵合結構進一步封裝在基板上，從而，電信號經由EIC芯片的第一鍵合結構、PIC芯片上的布線線路以及該EIC芯片附近的第二鍵合結構即可引出至基板，避免了過長的線路傳輸，減少了不必要的壓降，另外亦可縮短相應電信號的傳播時間。

技術領域

本發明涉及光子半導體集成電路領域，更為具體而言，涉及一種半導體裝置及其制造方法。

背景技術

近年來，人工智能技術快速發展，其中涉及的某些神經網絡算法需要進行大量矩陣運算。目前，已有提出用光子計算進行上述運算，光子計算以光作為信息的載體，通過光學器件/芯片實現光的傳輸、處理、計算等。

現有的一種實現光子計算系統的方案中，需要對電子集成電路EIC芯片、光子集成電路PIC芯片進行電連接，由于芯片較大，其中起到連接作用的線路較長。由于電阻的存在，電流流經長連接線路后產生電壓壓降不可忽略并導致額外功耗，壓降過多還可能導致系統無法正常工作。此外，在諸如光子計算芯片等應用場景中，為了實現大量數據、信號的傳輸及電連接，EIC芯片、PIC芯片均具有多個連接凸點，大量連接凸點對應了大量的布線線路，這也進一步導致不必要的電壓壓降。另外，PIC芯片有時需要與外界具有光耦合，這對半導體裝置整體的集成具有很大限制。

發明內容

本發明提供了一種半導體裝置及其制造方法，其能夠有效抑制電壓壓降，優化PIC、EIC芯片之間的電連接，優化封裝尺寸。

一方面，本發明實施方式提供了一種半導體裝置的制造方法，其包括：

提供基板；

提供多個電子集成電路(Electronic Integrated Circuits，EIC)芯片；

提供至少一個光子集成電路(Photonic Integrated Circuits，PIC)芯片，所述PIC芯片具有第一表面，所述至少一個光子集成電路PIC芯片中包括第一PIC芯片；

將多個EIC芯片設置在所述第一PIC芯片的第一表面上；

將設置有多個EIC芯片的第一PIC芯片安裝在所述基板上，所述第一PIC芯片的第一表面朝向所述基板。

在本發明的一些實施方式中，提供多個EIC芯片包括：

提供晶圓，在所述晶圓上確定待形成EIC芯片的多個區域，在各區域形成電子集成電路；

對所述晶圓進行減薄處理；

對所述晶圓進行切割，形成多個EIC芯片。

在本發明的一些實施方式中，提供多個EIC芯片包括：

確定所述半導體裝置的電子集成電路的總圖案，并將所述總圖案切分成多個子圖案；

提供晶圓；

在所述晶圓上確定待形成EIC芯片的多個區域；

按照所述多個子圖案在所述晶圓的多個EIC區域上分別形成子集成電路，并對該晶圓進行減薄處理；

按照所述多個EIC區域切割所述晶圓得到多個EIC芯片，使得所述多個EIC芯片的尺寸小于按照所述總圖案形成電子集成電路的EIC芯片的尺寸。

在本發明的一些實施方式中，通過第一鍵合結構將所述EIC芯片設置在所述PIC芯片的第一表面上。