[發明專利]一種多芯片封裝方法及封裝結構

在審

• 申請號: 202110477237.9
• 申請日: 2021-04-29
• 公開（公告）號: CN113327917A
• 公開（公告）日: 2021-08-31
• 發明（設計）人: 沈鵬飛;吉宏俊
• 申請（專利權）人: 通富微電子股份有限公司技術研發分公司
• 主分類號: H01L25/07
• 分類號: H01L25/07;H01L23/10;H01L23/13;H01L23/49;H01L23/495;H01L21/50
• 代理公司: 北京中知法苑知識產權代理有限公司 11226
• 代理人: 李明;趙吉陽

本發明提供一種多芯片封裝方法及封裝結構，方法包括：提供具有載片臺及內引腳的引線框架；在載片臺表面形成依次堆疊的多個芯片；其中，在形成多個芯片中的底層芯片時，采用表面貼裝技術將底層芯片貼裝在載片臺表面；以及，在多個芯片中的任意相鄰兩個芯片之間設置金屬夾片，金屬夾片分別與該相鄰兩個芯片以及對應的內引腳電連接，以完成對多個芯片的封裝。本發明采用表面貼裝技術將底層芯片貼裝在載片臺表面，不僅能夠很好地控制粘接材料溢出，還能夠保證芯片良好的平整度。另外，在多個芯片中的任意相鄰兩個芯片之間設置金屬夾片，不僅能夠提升器件的電性能，還能有效防止芯片產生裂紋，并為設置在金屬夾片上層的芯片的貼裝提供良好的平臺。

技術領域

本發明屬于芯片封裝技術領域，具體涉及一種多芯片封裝方法及封裝結構。

背景技術

近些年來，隨著電子封裝小型化，芯片集成度和集成電路功率的提高，微電子封裝技術正逐漸進入高速發展狀態。與此同時，對半導體器件的性能要求也越來越高，對傳統的分立器件也提出了更高的集成度要求。

多芯片封裝、器件的小型化是半導體分立器件未來的發展方向。多芯片封裝技術是一種可滿足集成密度要求、提升整機性能的封裝工藝，一般可分為2D結構封裝和3D結構封裝，這兩種封裝工藝各有優劣，但都是一種在單個塑料封裝外殼內組合封裝多顆芯片的單封裝混合技術。傳統的分立器件多芯片封裝方案是基于水平面的平鋪方案，相當于2D結構，如圖1所示，這種結構一般適用于載片臺較大的引線框架，例如TO247，然而，這種方案局限性較大，不利于器件的小型化。隨著封裝技術的發展，后來出現了基于豎直方向的堆疊方案，相當于3D結構，如圖2所示，但這種結構比較粗糙，上層芯片與下方的接觸面較小，容易發生掉芯片的風險，同時，芯片破損的潛在風險也會加大。

在封裝工藝方面，分立器件通常采用高溫焊料裝片工藝及鋁線鍵合工藝。高溫焊料裝片工藝所用的粘接材料導電導熱性能較差，器件無法獲得很好的電性能。同時，高溫裝片的過程不易控制，焊料在高溫下流動性較強，會造成芯片四周焊料溢出較多，從而影響器件的可靠性。粗鋁線鍵合工藝通常應用于對電流通過量要求較高的大功率器件，并且，在鍵合的過程中，需要對焊點施加超聲與壓力，容易造成芯片損傷。

發明內容

本發明旨在至少解決現有技術中存在的技術問題之一，提供一種多芯片封裝方法及封裝結構。

本發明的一個方面，提供一種多芯片封裝方法，所述封裝方法包括：

提供具有載片臺及內引腳的引線框架；

在載片臺表面形成依次堆疊的多個芯片；其中，

在形成所述多個芯片中的底層芯片時，采用表面貼裝技術將所述底層芯片貼裝在所述載片臺表面；以及，

在所述多個芯片中的任意相鄰兩個芯片之間設置金屬夾片，所述金屬夾片分別與該相鄰兩個芯片以及對應的內引腳電連接，以完成對所述多個芯片的封裝。

在一些實施方式中，所述引線框架包括多個引線框架單元，每個所述引線框架單元的內引腳均凸出于對應的載片臺表面，在所述采用表面貼裝技術將所述底層芯片貼裝在所述載片臺表面之前，還包括：

提供與所述引線框架形狀相匹配的底座，所述底座設置有多個凹槽；

將每個引線框架單元設置在對應的凹槽中，以將所述引線框架固定在所述底座上。

在一些實施方式中，所述凹槽的深度為對應的所述引線框架單元厚度的1/3～2/3。

在一些實施方式中，所述采用表面貼裝技術將所述底層芯片貼裝在所述載片臺表面，包括：

提供與所述引線框架形狀相匹配的絲網結構，所述絲網結構上設置有多組通孔，每組所述通孔對應一個所述引線框架單元的載片臺；

利用所述絲網結構向各所述引線框架單元的載片臺表面刷銀焊膏；