[發明專利]電路、對應的設備、系統和方法

在審

• 申請號: 202110466426.6
• 申請日: 2021-04-28
• 公開（公告）號: CN113568864A
• 公開（公告）日: 2021-10-29
• 發明（設計）人: G·博爾戈諾沃;L·雷菲奧倫汀
• 申請（專利權）人: 意法半導體股份有限公司
• 主分類號: G06F15/78
• 分類號: G06F15/78;G06F17/14;G06F17/16;G06N3/063;G06N3/04
• 代理公司: 北京市金杜律師事務所 11256
• 代理人: 董莘

本公開的實施例涉及電路、對應的設備、系統和方法。一種實施例電路包括：輸入端子集合，被配置為接收攜帶輸入數據的輸入數字信號；輸出端子集合，被配置為提供攜帶輸出數據的輸出數字信號；以及計算電路裝置，被配置為根據輸入數據產生輸出數據。計算電路裝置包括乘法器電路集合、加法器?減法器電路集合、累加器電路集合以及可配置的互連網絡。可配置的互連網絡被配置為在至少兩種處理配置中選擇性地耦合乘法器電路、加法器?減法器電路、累加器電路、輸入端子以及輸出端子。在第一配置中，計算電路裝置被配置為根據第一功能集合計算輸出數據，并且在第二配置中，計算電路裝置被配置為根據不同的功能集合計算輸出數據。

相關申請的交叉引用

本申請要求于2020年4月29日提交的意大利申請No.102020000009358的權益，其申請內容通過引用并入本文。

技術領域

本描述涉及數字信號處理電路，諸如硬件加速器，以及相關的方法、設備和系統。

背景技術

各種實時數字信號處理系統(隨著汽車領域中的需求日益增長，例如，用于處理視頻數據和/或圖像數據、雷達數據、無線通信數據)可以涉及每單位時間處理相關數量的數據。在各種應用中，這種處理對于純粹基于核心的實現方式(即，涉及運行處理軟件的通用微處理器或微控制器的實現)可能變得要求很高。

因此，硬件加速器的使用在數據處理的某些領域中變得越來越重要，這是因為它有助于加速某些算法的計算。與基于核心的實現方式相比，正確設計的硬件加速器可以減少特定操作的處理時間。

文獻中描述的或作為商業產品可用的常規硬件加速器可以包括不同類型的處理元件(也稱為“數學單元”或“數學運算器”)，其中每個處理元件專用于特定操作的計算。例如，這樣的處理元件可以包括乘法和累加(MAC)電路和/或配置為計算諸如激活非線性函數(ANLF)的激活函數的電路(例如，坐標旋轉數字計算機(CORDIC)電路)。

上述處理元件中的每個處理元件通常被設計用于實現特定函數(例如，基-2蝶形算法、復向量的乘法、向量/矩陣積、三角函數或指數函數或對數函數、卷積等)。因此，常規硬件加速器通常包括通過某種互連網絡連接在一起的各種這樣的不同處理元件。在一些情況下，由于數據依賴性和/或架構限制，一次激活一個不同的處理元件，導致對硅區域和可用硬件資源的低效使用。

另一方面，純粹用軟件實現的、基于核心的方法(例如，利用單指令多數據(SIMD)處理器)可以涉及高時鐘頻率，以滿足實時系統的通常的帶寬要求，因為在這種情況下，每個處理元件都執行基本操作。

發明內容

一個或多個實施例的目的是提供解決上述缺點中的一個或多個缺點的硬件加速器設備。

特別地，一個或多個實施例旨在提供包括一個或多個處理元件的基于存儲器的硬件加速器設備(在本公開的上下文中，也用縮寫EDPA、增強的數據處理架構來指代)。硬件加速器設備中的處理元件可以在運行時重新配置，以提供提升的使用靈活性，并且有助于各種信號處理操作的有效計算，這些信號處理操作可以是在資源方面的特別要求(例如，快速傅立葉變換、數字濾波、人工神經網絡的實現等)。

一個或多個實施例可以在實時處理系統中找到應用，在實時處理系統中，要求計算的操作(例如，向量/矩陣積、卷積、FFT、基-2蝶形算法、復向量乘法、三角函數或指數函數或對數函數等)的加速可以有助于滿足某些性能要求(例如，在處理時間方面)。例如，在汽車領域可能就是這樣。

根據一個或多個實施例，這種目標可以借助具有以下權利要求中闡述的特征的電路(例如，運行時可重構處理單元)來實現。

一個或多個實施例可以涉及對應的設備(例如，包括一個或多個運行時可重構處理單元的硬件加速器電路)。

一個或多個實施例可以涉及對應的系統(例如，包括硬件加速器電路的片上系統集成電路)。