[發明專利]電路、對應的設備、系統和方法

在審

• 申請號: 202110466426.6
• 申請日: 2021-04-28
• 公開（公告）號: CN113568864A
• 公開（公告）日: 2021-10-29
• 發明（設計）人: G·博爾戈諾沃;L·雷菲奧倫汀
• 申請（專利權）人: 意法半導體股份有限公司
• 主分類號: G06F15/78
• 分類號: G06F15/78;G06F17/14;G06F17/16;G06N3/063;G06N3/04
• 代理公司: 北京市金杜律師事務所 11256
• 代理人: 董莘

1.一種電路，包括：

輸入端子集合，被配置為接收攜帶輸入數據的相應輸入數字信號的集合；

輸出端子集合，被配置為提供攜帶輸出數據的相應輸出數字信號的集合；以及

計算電路裝置，被配置為根據所述輸入數據產生所述輸出數據，其中所述計算電路裝置包括：

乘法器電路集合；

加法器-減法器電路集合；

累加器電路集合；以及

可配置的互連網絡，被配置為在至少兩種處理配置中選擇性地耦合所述乘法器電路、所述加法器-減法器電路、所述累加器電路、所述輸入端子以及所述輸出端子；

其中：

在第一處理配置中，所述計算電路裝置被配置為根據第一函數集合計算所述輸出數據；以及

在至少一個第二處理配置中，所述計算電路裝置被配置為根據相應的第二函數集合計算所述輸出數據，所述相應的第二函數集合與所述第一函數集合不同。

2.根據權利要求1所述的電路，進一步包括：

相應的可配置的直接讀取存儲器訪問控制器，被耦合到所述輸入端子集合的第一子集，以接收攜帶輸入數據的第一子集的所述輸入數字信號的相應的第一子集，其中所述可配置的直接讀取存儲器訪問控制器被配置為控制從存儲器對所述輸入數據的第一子集的獲取；以及

相應的可配置的直接寫入存儲器訪問控制器，被耦合到所述輸出端子集合，以提供攜帶輸出數據的所述輸出數字信號，其中所述可配置的直接寫入存儲器訪問控制器被配置為控制所述輸出數據到所述存儲器中的存儲。

3.根據權利要求2所述的電路，進一步包括：相應的輸入緩沖寄存器以及相應的輸出緩沖寄存器，所述相應的輸入緩沖寄存器被耦合到所述可配置的直接讀取存儲器訪問控制器，以及所述相應的輸出緩沖寄存器被耦合到所述可配置的直接寫入存儲器訪問控制器。

4.根據權利要求1所述的電路，進一步包括：

只讀存儲器ROM地址發生器電路，被配置為經由所述輸入數字信號的第二子集，來控制從至少一個只讀存儲器對輸入數據的第二子集的獲取；和/或

存儲器地址發生器電路，被配置為經由所述輸入數字信號的第三子集，來控制從至少一個本地可配置的存儲器對輸入數據的第三子集的獲取。