[發明專利]半導體器件的制備方法

在審

• 申請號: 202110461289.7
• 申請日: 2021-04-27
• 公開（公告）號: CN113192827A
• 公開（公告）日: 2021-07-30
• 發明（設計）人: 梁肖;劉宇;劉昌宇
• 申請（專利權）人: 上海華虹宏力半導體制造有限公司
• 主分類號: H01L21/28
• 分類號: H01L21/28;H01L29/423
• 代理公司: 上海思微知識產權代理事務所(普通合伙) 31237
• 代理人: 周耀君

本發明提供了一種半導體器件的制備方法，包括：提供基底，在所述基底內形成若干柵極結構及若干目標區，所述目標區排布在所述柵極結構的兩側；在所述基底的表面上形成介質層；在所述介質層上形成圖形化的光刻膠層，所述圖形化的光刻膠層具有若干第一開口，一個所述第一開口與一個所述目標區對準；以所述圖形化的光刻膠層為掩膜刻蝕所述介質層，以在所述介質層內形成若干第二開口；去除所述圖形化的光刻膠層；以及，沿著所述第二開口底部刻蝕所述基底的部分深度以形成若干第三開口，一個所述第二開口與一個所述第三開口聯通并構成第一連接通孔，本發明提高了半導體器件的電性能。

技術領域

本發明涉及半導體技術領域，尤其涉及一種半導體器件的制備方法。

背景技術

屏蔽柵溝槽型晶體管是一種典型的溝槽型晶體管，在屏蔽柵溝槽型晶體管的柵極、源區及漏區之間會形成寄生三極管，寄生三極管的基極與器件的源區連接，而寄生三極管的基極電壓大，會導致寄生三極管易導通，從而影響器件的電性能。而在制造屏蔽柵溝槽型晶體管時，由于刻蝕工藝影響導致連接通孔的尺寸窗口較小，導致寄生三極管的基極電阻較大，而寄生三極管的基極電阻較大代表寄生三極管的基極電壓較大，基極電壓較大，導致寄生三極管易導通，從而影響器件的電性能。

發明內容

本發明的目的在于提供一種半導體器件的制備方法，以提高半導體器件的電性能。

為了達到上述目的，本發明提供了一種半導體器件的制備方法，包括：

提供基底，在所述基底內形成若干柵極結構及若干目標區，所述目標區排布在所述柵極結構的兩側；

在所述基底的表面上形成介質層；

在所述介質層上形成圖形化的光刻膠層，所述圖形化的光刻膠層具有若干第一開口，一個所述第一開口與一個所述目標區對準；

以所述圖形化的光刻膠層為掩膜刻蝕所述介質層，以在所述介質層內形成若干第二開口；

去除所述圖形化的光刻膠層；以及，

沿著所述第二開口底部刻蝕所述基底的部分深度以形成若干第三開口，一個所述第二開口與一個所述第三開口聯通并構成第一連接通孔。

可選的，在沿著所述第二開口底部刻蝕所述基底的部分深度以形成若干第三開口之后，還包括：

對所述目標區進行離子注入以形成源區。

可選的，在對所述目標區進行離子注入以形成所述源區之后，還包括：

對所述基底的背面進行離子注入以形成漏區。

可選的，所述源區和所述漏區的注入的離子的類型均為N型或均為P型。

可選的，在對所述目標區進行離子注入以形成所述源區之后，還包括：

在所述第一連接通孔中填充導電材料以形成源極電連接件。

可選的，以所述圖形化的光刻膠層為掩膜刻蝕所述介質層以及沿著所述第二開口底部刻蝕所述基底的部分深度的刻蝕源端功率均為1000W～1500W。

可選的，以所述圖形化的光刻膠層為掩膜刻蝕所述介質層以及沿著所述第二開口底部刻蝕所述基底的部分深度的刻蝕偏置功率均為200W～300W。

可選的，所述柵極結構包括柵極多晶硅層和屏蔽柵多晶硅層，所述圖形化的光刻膠層具有若干第四開口，所述第四開口與所述柵極多晶硅層對準，在所述介質層內形成若干與所述目標區對準的第二開口時，還在所述介質層內形成若干與所述柵極多晶硅層對準的第五開口，且沿著所述第二開口刻蝕所述基底以形成第三開口時，沿著所述第五開口刻蝕所述柵極多晶硅層以形成第二連接通孔；以及，

在所述第一連接通孔中填充所述導電材料以形成源極電連接件時，還在所述第二連接通孔中填充所述導電材料以形成柵極電連接件。