[發明專利]一種SOI體接觸器件結構及其形成方法

在審

• 申請號: 202110461246.9
• 申請日: 2021-04-27
• 公開（公告）號: CN113192987A
• 公開（公告）日: 2021-07-30
• 發明（設計）人: 陳宏
• 申請（專利權）人: 上海華虹宏力半導體制造有限公司
• 主分類號: H01L27/12
• 分類號: H01L27/12;H01L21/762
• 代理公司: 上海思微知識產權代理事務所(普通合伙) 31237
• 代理人: 周耀君

本發明提供的一種SOI體接觸器件結構及其形成方法中，所述SOI體接觸器件結構包括SOI襯底，所述SOI襯底具有有源區，所述SOI襯底的有源區上形成有SAB層和柵極結構，所述SAB層和柵極結構垂直且呈T字型設置，所述SAB層和柵極結構將所述有源區劃分為位于所述SAB層上方的體接觸區，位于SAB層下方且被有源區間隔設置的源區和漏區；其中，所述SAB層的厚度遠小于所述柵極結構的高度。本發明采用所述SAB層替代原有的柵極，可以降低位于第一區域和第二區域之間上方結構的厚度，同時沒有了側墻，其不影響源區和漏區上方的鈷硅化物層的形成效果，避免了漏電的現象，提高了SOI體接觸器件的電性性能。

技術領域

本發明涉及半導體制造領域，特別是涉及一種SOI體接觸器件結構及其形成方法。

背景技術

絕緣體上硅(SOI)器件相比體硅器件具有全介質隔離，寄生電容小，功耗低，速度快，抗輻射能力強等優點。因此，SOI器件廣泛應用于數字，模擬以及高可靠性電路中。根據SOI頂層硅厚度和MOS器件阱注入濃度的不同，SOI MOS器件可分為部分耗盡(PartiallyDepleted，PD)SOI MOS器件和全耗盡(Full Depleted，FD)SOI MOS器件。

SOI技術帶來器件和電路性能提高的同時也不可避免地帶來了不利的影響，其中最大的問題在于部分耗盡SOI器件的浮體效應(floating body effect)。當器件頂層硅膜的厚度大于最大耗盡層的寬度時，由于結構中埋入氧化層(BOX)的隔離作用，器件開啟后一部分沒有被耗盡的硅膜將處于電學浮空的狀態，這種浮體結構會給器件特性帶來顯著的影響，稱之為浮體效應。浮體效應會引起翹曲(kink)效應、漏擊穿電壓降低和反常亞閾值斜率等現象，從而影響器件性能。由于浮體效應對器件性能帶來不利的影響，如何抑制浮體效應的研究，一直是SOI器件研究的熱點。針對浮體效應的解決措施分為兩類，一類是采用體接觸方式使積累的空穴得到釋放，一類是從工藝的角度出發采取源漏工程或襯底工程減輕浮體效應。所謂體接觸，就是使埋入氧化層上方、硅膜底部處于電學浮空狀態的體區和外部相接觸，導致空穴不可能在該區域積累，因此這種結構可以成功地克服部分耗盡SOI MOS器件的浮體效應。

基于上述體接觸方式的原理，人們采取了很多結構來抑制部分耗盡SOI MOS器件的浮體效應。其中一種為T型柵的部分耗盡

然而，如圖1所示，現有的SOI體接觸器件結構MOS器件包括：硅襯底(未示出)，依次形成于硅襯底上的埋氧化層(未示出)和頂層硅10；位于所述頂層硅100上方的T型柵101，其中，T型柵101由垂直相交的兩個部分構成，T型柵101包括橫向的第一柵極1011和縱向的第二柵極1012，故T型柵101將有源區劃分為三個部分，所述三個部分分別用于形成位于頂層硅內的源區102、漏區103以及體接觸區104，其中，源區102和漏區103的摻雜類型與所述頂層硅的摻雜類型相反，體接觸區104的摻雜類型與所述頂層硅的摻雜類型相同。此外，該部分耗盡SOI MOS器件的源區102、漏區103、體接觸區104以及T型柵101分別通過不同的接觸孔105被引出。在形成接觸孔105之前，需要在源區102的表面、漏區103的表面以及T型柵101的表面分別形成鈷硅化合物層，但是，在鈷硅化合物層前的Ar濺射時，在T型柵101特別是在第一柵極1011朝向源區102和漏區103的一側的側墻上的氧化物很容易被濺起并沉積在源區102和漏區103的邊緣區域A上(如圖2所示)，其在鈷濺射時影響了鈷硅化合物層的形成效果，使得SOI體接觸器件結構產生了漏電的現象，造成電性不良，從而影響了SOI體接觸器件的電性性能。

發明內容

本發明的目的在于提供一種SOI體接觸器件結構及其形成方法，以避免在鈷硅化合物層前的氬離子濺射時，柵極結構的側墻上的氧化物濺起并沉積在有源區上，造成其對鈷濺射時鈷硅化合物層的形成效果的影響，避免漏電現象，提高SOI體接觸器件的電性性能。