[發明專利]存儲器單元、存儲器系統與存儲器單元的操作方法

在審

• 申請號: 202110457682.9
• 申請日: 2021-04-27
• 公開（公告）號: CN113314168A
• 公開（公告）日: 2021-08-27
• 發明（設計）人: 王屏薇;陳瑞麟;林祐寬
• 申請（專利權）人: 臺灣積體電路制造股份有限公司
• 主分類號: G11C11/16
• 分類號: G11C11/16;H01L43/08
• 代理公司: 隆天知識產權代理有限公司 72003
• 代理人: 黃艷

本公開提供存儲器單元、存儲器系統與存儲器單元的操作方法。存儲器單元的第一層包括一第一晶體管以及一第二晶體管。第一晶體管和第二晶體管以交叉耦接配置彼此連接。第一晶體管的一第一漏極結構是電性耦接到第二晶體管的一第一柵極結構。第二晶體管的一第二漏極結構是電性耦接至第一晶體管的一第二柵極結構。存儲器單元的第二層包括電性耦接于第一晶體管的第一漏極結構的一第一磁穿隧接面元件，以及電性耦接于第二晶體管的第二漏極結構的一第二磁穿隧接面元件。第二層位于第一層的上方。

技術領域

本公開實施例涉及存儲器單元，且特別是涉及具有磁穿隧接面(magnetic tunneljunction，MTJ)元件的存儲器單元。

背景技術

電子裝置(例如計算機、可攜式裝置、只能手機、物聯網(IoT)裝置等)的發展促使人們對存儲器裝置的需求增加。通常，存儲器裝置可以是易失性存儲器裝置和非易失性存儲器裝置。易失性存儲器裝置可以在供電時存儲數據，但是一旦斷電，則可能會失去所存儲的數據。不同于易失性存儲器裝置，即使在斷電之后非易失性存儲器裝置也可以保留數據，但是可能比易失性存儲器裝置慢。

發明內容

本公開實施例提供一種存儲器單元。存儲器單元的第一層包括一第一晶體管以及一第二晶體管。第一晶體管和第二晶體管以交叉耦接配置彼此連接。第一晶體管的一第一漏極結構是電性耦接到第二晶體管的一第一柵極結構。第二晶體管的一第二漏極結構是電性耦接至第一晶體管的一第二柵極結構。存儲器單元的第二層包括電性耦接于第一晶體管的第一漏極結構的一第一磁穿隧接面元件，以及電性耦接于第二晶體管的第二漏極結構的一第二磁穿隧接面元件。第二層位于第一層的上方。

再者，本公開實施例提供一種存儲器系統。存儲器系統包括一存儲器單元和一存儲器控制器。存儲器單元包括交叉耦接的多個晶體管、一第一磁穿隧接面元件和一第二磁穿隧接面元件。交叉耦接的晶體管耦接于一第一節點以及一第二節點。第一磁穿隧接面元件耦接于一共同節點以及第一節點之間。第二磁穿隧接面元件耦接于共同節點以及第二節點之間。第一磁穿隧接面元件是設置在一部分的交叉耦接的晶體管的上方。第二磁穿隧接面元件是設置在另一部分的交叉耦接的晶體管的上方。存儲器控制器耦接于存儲器單元。存儲器控制器通過以下方式對存儲器單元進行編程：施加一第一電壓至第一節點、在第一電壓施加至第一節點時，施加一第二電壓至第二節點、以及，在第一電壓施加至第一節點且第二電壓施加至第二節點時，施加一參考電壓至共同節點。

再者，本公開實施例提供一種存儲器單元的操作方法。通過一存儲器控制器，施加一第一電壓至一存儲器單元的一第一磁穿隧接面元件的一第一釘扎層結構。通過存儲器控制器，在第一電壓被施加至第一磁穿隧接面元件的第一釘扎層結構時，施加一第二電壓至存儲器單元的一第二磁穿隧接面元件的一第二釘扎層結構。第一釘扎層結構與第二釘扎層結構耦接于交叉耦接的多個晶體管。通過存儲器控制器，在第一電壓被施加至第一磁穿隧接面元件的第一釘扎層結構以及第二電壓被施加至第二磁穿隧接面元件的第二釘扎層結構時，施加一參考電壓至第一磁穿隧接面元件的一第一自由層結構以及第二磁穿隧接面元件的一第二自由層結構。

附圖說明

圖1是顯示根據本公開的一實施例的存儲器系統。

圖2是顯示本公開一些實施例所述的具有MTJ元件的存儲器單元。

圖3A是顯示根據本公開一些實施例所述的平行磁性狀態的MTJ元件。

圖3B是顯示根據本公開一些實施例所述的反平行磁性狀態的MTJ元件。

圖4是顯示根據本公開一些實施例所述的圖2的存儲器單元的操作的時序圖。

圖5A是顯示根據本公開一些實施例所述的存儲一個位元的第一狀態(例如邏輯值“1”)的存儲器單元的示意圖。

圖5B是顯示根據本公開所述的存儲一個位元的第二狀態(例如邏輯值“0”)的存儲器單元的示意圖。