[發明專利]存儲器單元、存儲器系統與存儲器單元的操作方法

在審

• 申請號: 202110457682.9
• 申請日: 2021-04-27
• 公開（公告）號: CN113314168A
• 公開（公告）日: 2021-08-27
• 發明（設計）人: 王屏薇;陳瑞麟;林祐寬
• 申請（專利權）人: 臺灣積體電路制造股份有限公司
• 主分類號: G11C11/16
• 分類號: G11C11/16;H01L43/08
• 代理公司: 隆天知識產權代理有限公司 72003
• 代理人: 黃艷

1.一種存儲器單元，包括：

一第一層，包括一第一晶體管以及一第二晶體管，其中上述第一晶體管和上述第二晶體管以交叉耦接配置彼此連接，其中上述第一晶體管的一第一漏極結構是電性耦接到上述第二晶體管的一第一柵極結構，其中上述第二晶體管的一第二漏極結構是電性耦接至上述第一晶體管的一第二柵極結構；以及

一第二層，包括電性耦接于上述第一晶體管的上述第一漏極結構的一第一磁穿隧接面元件，以及電性耦接于上述第二晶體管的上述第二漏極結構的一第二磁穿隧接面元件，

其中上述第二層位于上述第一層的上方。

2.如權利要求1所述的存儲器單元，其中，上述第一磁穿隧接面元件是設置在上述第一晶體管的上述第一漏極結構的上方，以及其中上述第二磁穿隧接面元件是設置在上述第二晶體管的上述第二漏極結構的上方。

3.如權利要求1所述的存儲器單元，其中，上述第一磁穿隧接面元件是電性耦接在上述第一晶體管的上述第一漏極結構和一共同節點之間，以及一參考電壓是施加在上述共同節點，其中上述第二磁穿隧接面元件是電性耦接在上述第二晶體管的上述第二漏極結構和上述共同節點之間。

4.如權利要求3所述的存儲器單元，其中，上述第一磁穿隧接面元件包括：

一釘扎層結構，電性耦接至上述第一晶體管的上述第一漏極結構；以及

一自由層結構，電性耦接至上述共同節點。

5.如權利要求1所述的存儲器單元，其中，上述第一層還包括一第三晶體管和一第四晶體管，其中上述第三晶體管是電性耦接在一第一位元線和上述第一晶體管的上述第一漏極結構之間，以及上述第四晶體管是電性耦接在一第二位元線和上述第二晶體管的上述第二漏極結構之間。

6.如權利要求5所述的存儲器單元，其中，上述第一晶體管和上述第三晶體管共享上述第一漏極結構，以及上述第二晶體管與上述第四晶體管共享上述第二漏極結構。

7.一種存儲器系統，包括：

一存儲器單元，包括：

交叉耦接的多個晶體管，耦接于一第一節點以及一第二節點；

一第一磁穿隧接面元件，耦接于一共同節點以及上述第一節點之間；以及

一第二磁穿隧接面元件，耦接于上述共同節點以及上述第二節點之間，其中上述第一磁穿隧接面元件是設置在一部分的交叉耦接的上述晶體管的上方，以及上述第二磁穿隧接面元件是設置在另一部分的交叉耦接的上述晶體管的上方；以及

一存儲器控制器，耦接于上述存儲器單元，其中上述存儲器控制器通過以下方式對存儲器單元進行編程：

施加一第一電壓至上述第一節點；

在上述第一電壓施加至上述第一節點時，施加一第二電壓至上述第二節點；以及

在上述第一電壓施加至上述第一節點且上述第二電壓施加至上述第二節點時，施加一參考電壓至上述共同節點。

8.如權利要求7所述的存儲器系統，其中，上述第一磁穿隧接面元件是在交叉耦接的上述晶體管的一第一晶體管的一第一漏極結構上方，以及上述第二磁穿隧接面元件是在交叉耦接的上述晶體管的一第二晶體管的一第二漏極結構上方。

9.如權利要求7所述的存儲器系統，其中，上述第一磁穿隧接面元件包括：

一第一釘扎層結構，電性耦接至交叉耦接的上述晶體管的一第一晶體管的一第一漏極結構；以及

一第一自由層結構，電性耦接至上述共同節點，

其中上述第二磁穿隧接面元件包括：

一第二釘扎層結構，電性耦接至交叉耦接的上述晶體管的一第二晶體管的一第二漏極結構；以及

一第二自由層結構，電性耦接至上述共同節點。

10.一種存儲器單元的操作方法，包括：

通過一存儲器控制器，施加一第一電壓至一存儲器單元的一第一磁穿隧接面元件的一第一釘扎層結構；

通過上述存儲器控制器，在上述第一電壓被施加至上述第一磁穿隧接面元件的上述第一釘扎層結構時，施加一第二電壓至上述存儲器單元的一第二磁穿隧接面元件的一第二釘扎層結構，其中上述第一釘扎層結構與上述第二釘扎層結構耦接于交叉耦接的多個晶體管；以及

通過上述存儲器控制器，在上述第一電壓被施加至上述第一磁穿隧接面元件的上述第一釘扎層結構以及上述第二電壓被施加至上述第二磁穿隧接面元件的上述第二釘扎層結構時，施加一參考電壓至上述第一磁穿隧接面元件的一第一自由層結構以及上述第二磁穿隧接面元件的一第二自由層結構。