[發明專利]一種確定端口時序約束的方法及相關裝置

在審

• 申請號: 202110448095.3
• 申請日: 2021-04-25
• 公開（公告）號: CN113033132A
• 公開（公告）日: 2021-06-25
• 發明（設計）人: 陳嵐;張代波
• 申請（專利權）人: 中國科學院微電子研究所
• 主分類號: G06F30/3323
• 分類號: G06F30/3323
• 代理公司: 北京集佳知識產權代理有限公司 11227
• 代理人: 駱宗力

1.一種確定端口時序約束的方法，其特征在于，包括：

獲取待分析數字電路；

獲取與所述待分析數字電路對應的初始時序約束文件；

依據端口信息或所述初始時序約束文件對所述待分析數字電路中的各端口進行分類；所述端口信息包括端口在所述待分析數字電路中的位置、與待分析數字電路中其他元件的連接關系、所述端口的負載或驅動命令種類以及所述端口的用途中的至少一項；

根據所述初始時序約束文件以及各端口的分類結果，確定各端口的時序約束。

2.根據權利要求1所述的方法，其特征在于，所述依據端口信息對所述待分析數字電路中的各端口進行分類包括：

當所述待分析數字電路中的端口滿足第一預設條件時，將所述端口劃分為第一類端口；所述第一預設條件包括：所述端口為時鐘網絡的一部分或所述端口為未加負載的輸入端口或所述端口為無驅動的輸出端口或所述端口為固定值驅動的輸出端口或所述端口在所述初始時序約束文件中已添加預設時序約束或所述端口用作anlog信號且負載或驅動器電路單元為硬核且所述端口所在的時鐘網絡被設置了不允許觸動屬性；

當所述待分析數字電路中的端口滿足第二預設條件時，將所述端口劃分為第二類端口；所述第二預設條件包括：所述端口直接接到一個或多個寄存器或者經過組合邏輯接到一個或多個寄存器，并且與所述端口連接的寄存器由至少一個時鐘驅動；

當所述待分析數字電路中的端口為饋通端口時，將所述端口劃分為第三類端口。

3.根據權利要求2所述的方法，其特征在于，所述根據所述初始時序約束文件以及各端口的分類結果，確定各端口的時序約束包括：

不為所述第一類端口添加時序約束，且對在所述初始時序約束文件中已添加預設時序約束的端口，維持所述端口的預設時序約束；

為所述第二類端口添加一個或多個虛擬時鐘；

為所述第三類端口添加最大延遲約束。

4.根據權利要求3所述的方法，其特征在于，所述為所述第二類端口添加一個或多個虛擬時鐘包括：

當所述端口直接接到一個或多個寄存器或者經過組合邏輯接到一個或多個寄存器，并且與所述端口連接的寄存器由同一個時鐘驅動時，為各類第二類端口添加一個第一虛擬時鐘；

當所述端口直接接到一個或多個寄存器或者經過組合邏輯接到一個或多個寄存器，并且與所述端口連接的寄存器由多個時鐘驅動時，為各類第二類端口添加多個第二虛擬時鐘。

5.根據權利要求4所述的方法，其特征在于，添加的第一虛擬時鐘與塊內部對應寄存器的真實時鐘同步，添加的第一虛擬時鐘用于定義所述端口的輸入延遲約束或輸出延遲約束；

添加的各第二虛擬時鐘的名字均由固定前綴和塊相連接的不同寄存器的真實時鐘名字構成，添加的各第二虛擬時鐘與其相關名字的真實時鐘同步，添加的各第二虛擬時鐘用于約束各自時鐘域內的輸入輸出延遲值，添加的第二虛擬時鐘與不同名字的真實時鐘之間不能互相檢查。

6.一種確定端口時序約束的系統，其特征在于，包括：

電路獲取模塊，用于獲取待分析數字電路；

約束獲取模塊，用于獲取與所述待分析數字電路對應的初始時序約束文件；

端口分類模塊，用于依據端口信息或所述初始時序約束文件對所述待分析數字電路中的各端口進行分類；所述端口信息包括端口在所述待分析數字電路中的位置、與待分析數字電路中其他元件的連接關系、所述端口的負載或驅動命令種類以及所述端口的用途中的至少一項；

約束確定模塊，用于根據所述初始時序約束文件以及各端口的分類結果，確定各端口的時序約束。