[發明專利]一種三維存儲器失效樣品制備方法

在審

• 申請號: 202110443764.8
• 申請日: 2021-04-23
• 公開（公告）號: CN113176494A
• 公開（公告）日: 2021-07-27
• 發明（設計）人: 劉者;陳小剛
• 申請（專利權）人: 蘇州鯤騰智能科技有限公司
• 主分類號: G01R31/28
• 分類號: G01R31/28
• 代理公司: 蘇州欣達共創專利代理事務所(普通合伙) 32405
• 代理人: 楊寒來

本發明公開了一種三維存儲器失效樣品制備方法，屬于集成電路的失效分析領域，一種三維存儲器失效樣品制備方法，包括以下步驟：步驟一、將芯片表面金屬層去除；步驟二、將去除金屬層的芯片置于機械研磨設備的樣品臺上；步驟三、調整樣品臺位置，使芯片目標分析區位于微拋光磨頭的正下方；步驟四、調整微拋光磨頭的位置，使其接觸芯片表面，微拋光磨頭與芯片表面接觸角為45度；步驟五、設定微拋光磨頭移動距離，然后開啟微拋光磨頭旋轉。本發明，通過結合高精度機械研磨和聚焦離子束，實現弧形側壁結構，在垂直視角下即可對三維堆疊層數進行準確計數，比較垂直側壁結構，能夠更快速及準確的找到失效位置，提高分析效率和準確度。

技術領域

本發明涉及集成電路的失效分析領域，更具體地說，涉及一種三維存儲器失效樣品制備方法。

背景技術

三維存儲器，通過在硅內部垂直制作電路的方法，大大提高了芯片單位面積的存儲密度，是存儲容量獲得極大的提高。目前，三維存儲技術已經發展到128層堆疊，而未來將向200層以上推進。三維矩陣式結構雖然可以提高芯片容量，但對分析技術提出了更高的要求。三維存儲結構由一系列基本存儲單元矩陣構成，分別由Bit Line(B/L)和Word Line(W/L)控制，B/L和W/L分布在2個垂直截面上，一個基本存儲單元的尺寸為100nm以下，一個垂直方向的存儲單元形成一個Channel Hole，當其中一個存儲單元發生故障時，需要在垂直方向實現納米級精準的定位，而由于存儲器的設計特點，圖形重復性高，容易發生錯誤定位的情況，增加了分析難度。

目前常用的三維存儲器分析定位流程，首先根據電測試結果在芯片設計Layout圖紙上找到對應的B/L和W/L，并測量其到芯片邊緣的距離，以測量點坐標(X，Y)為中心，選擇100*100um的區域作為分析目標區，使用激光或者FIB(聚焦離子束)在芯片表面進行預處理，標記出分析目標區，然后去除該區域的Top Metal層，根據Channel Hole查找W/L層數，最終定位到目標W/L上方1～2層W/L，最后使用FIB進行切片分析或平面取樣。而從目標區表面向下定位到目標W/L，采用的是垂直結構，如圖4所示。

現有方法的主要問題在于，在去除目標W/L層上方的W/L層時，需要不斷確認以去除的層數，幫助確認目標位置，而垂直開槽結構，層堆疊信息都在垂直側壁上，從正上方無法觀察，需要側向觀察，由于每層的厚度僅為100nm左右，側向視角容易發生計數錯誤的情況，導致失效定位偏差，而且側向測量的難度比較高，耗時較長。

發明內容

1.要解決的技術問題

針對現有技術中存在的問題，本發明的目的在于提供一種三維存儲器失效樣品制備方法，具備分析效率與準確度高的優點，解決了在去除目標W/L層上方的W/L層時，需要不斷確認以去除的層數，幫助確認目標位置，而垂直開槽結構，層堆疊信息都在垂直側壁上，從正上方無法觀察，需要側向觀察，由于每層的厚度僅為100nm左右，側向視角容易發生計數錯誤的情況，導致失效定位偏差，而且側向測量的難度比較高，耗時較長的問題。

2.技術方案

為解決上述問題，本發明采用如下的技術方案。

一種三維存儲器失效樣品制備方法，包括以下步驟：

步驟一、將芯片表面金屬層去除；

步驟二、將去除金屬層的芯片置于機械研磨設備的樣品臺上；

步驟三、調整樣品臺位置，使芯片目標分析區位于微拋光磨頭的正下方；

步驟四、調整微拋光磨頭的位置，使其接觸芯片表面，微拋光磨頭與芯片表面接觸角為45度；

步驟五、設定微拋光磨頭移動距離，然后開啟微拋光磨頭旋轉，打磨芯片目標分析區，同時監控微拋光磨頭位移；

步驟六、在微拋光磨頭達到目標層上方兩層Word Line(W/L)時停止打磨；