[發(fā)明專利]用于雙時鐘架構(gòu)的超導RSFQ電路布局方法

有效

• 申請?zhí)枺?/td>: 202110442343.3
• 申請日: 2021-04-23
• 公開（公告）號: CN113095033B
• 公開（公告）日: 2023-07-21
• 發(fā)明（設計）人: 黃俊英;張闊中;葉笑春;張志敏;范東睿
• 申請（專利權(quán)）人: 中國科學院計算技術(shù)研究所
• 主分類號: G06F30/392
• 分類號: G06F30/392;G06F30/394;G06F30/398
• 代理公司: 北京泛華偉業(yè)知識產(chǎn)權(quán)代理有限公司 11280
• 代理人: 王勇

1.一種用于雙時鐘架構(gòu)的超導RSFQ電路的布局方法，所述電路中除輸入IO以及輸出IO之外的邏輯單元總數(shù)為N，布局所述電路的芯片的寬高比為α，

所述布局方法包括：

基于邏輯深度對N個邏輯單元進行初始布局，包括：

計算布局列的參考高度

從邏輯深度為1開始依次布置邏輯單元，使得每個邏輯深度的單元按照垂直方向遞增的順序依次布置，且每一列的高度不大于H₀，不同的邏輯深度從新的一列開始布置；

將單元數(shù)小于H₀的列依序進行合并，且合并后的列的高度不大于H₀；以及

移除空的列，并輸出所述N個邏輯單元在芯片上的初始坐標以及可布局的列；以及

基于模擬退火布局框架對所述初始布局進行擾動和優(yōu)化；

其中所述初始布局還包括：

對每一個邏輯深度i，計算所述邏輯深度的單元需要滿高度布局的列其中blk_num[i]是邏輯深度為i的單元數(shù)，從當前列開始的C列中的每一列都布置H₀個未布局的邏輯深度為i的單元，更新每一列的單元數(shù)為H₀，并將當前列更新為當前列+C；

將所述邏輯深度為i的剩余的未被布局的blk_num[i]％H₀個單元布置在當前列，更新當前列的單元數(shù)為blk_num[i]％H₀，并將當前列更新為當前列+1；

將單元數(shù)小于H₀的列的列編號存儲至數(shù)組array中，將第array[i+1]～array[i+j]列的單元位置調(diào)整到第array[i]列，并將array[i+1]～array[i+j]列的單元數(shù)置為0，其中合并之前的array[i]列、array[i+1]列、…、array[i+j]列的單元數(shù)之和≤H₀合并之前的array[i]列、array[i+1]列、…、array[i+j]列、array[i+j+1]列的單元數(shù)之和。

2.根據(jù)權(quán)利要求1所述的一種用于雙時鐘架構(gòu)的超導RSFQ電路布局方法，其中所述基于模擬退火布局框架對所述初始布局進行擾動和優(yōu)化的步驟包括：

計算所述初始布局的代價；

對所述初始布局進行擾動，生成新的布局解；

計算所述新的布局解的代價，并用代價更低的布局解更新所述N個邏輯單元的坐標值直到得到代價最小的布局解作為最終的電路布局。

3.根據(jù)權(quán)利要求2所述的一種用于雙時鐘架構(gòu)的超導RSFQ電路布局方法，其中所述對所述初始布局進行擾動的步驟還包括：

將輸入IO布置在芯片左側(cè)的格點位置，將輸出IO布置在芯片右側(cè)的格點位置。

4.根據(jù)權(quán)利要求3所述的一種用于雙時鐘架構(gòu)的超導RSFQ電路布局方法，其中所述對所述初始布局進行擾動的步驟還包括：

當某一邏輯單元可布局在多個列時，首先在只包含同一邏輯深度的單元的列中隨機選擇一個列，然后在選中的列上隨機選擇一個格點位置，將所述某一邏輯單元與所述格點的單元進行交換，并確定新的坐標。

5.根據(jù)權(quán)利要求3所述的一種用于雙時鐘架構(gòu)的超導RSFQ電路布局方法，其中所述對所述初始布局進行擾動的步驟還包括：

當某一邏輯單元可布局的列數(shù)為1，且與所述某一邏輯單元具有相同邏輯深度的單元數(shù)大于1時，則以一定的概率P，將所述某一邏輯單元和與其邏輯深度相同的單元進行交換，并確定新的坐標，其中0≤P≤1。

6.根據(jù)權(quán)利要求3所述的一種用于雙時鐘架構(gòu)的超導RSFQ電路布局方法，其中所述對所述初始布局進行擾動的步驟還包括：

當某一邏輯單元可布局的列數(shù)為1，且與所述某一邏輯單元具有相同邏輯深度的單元數(shù)大于1時，當布局列中存在兩個及以上單元數(shù)相等且邏輯深度不等的宏模塊，則以一定的概率1-P將這兩個宏模塊整體進行交換，確定宏模塊中所有單元的新的坐標，其中0≤P≤1。