[發(fā)明專利]一種低功耗、低版圖面積的SAR ADC

在審

• 申請?zhí)枺?/td>: 202110428919.0
• 申請日: 2021-04-21
• 公開（公告）號: CN113193870A
• 公開（公告）日: 2021-07-30
• 發(fā)明（設(shè)計）人: 戈益堅
• 申請（專利權(quán)）人: 江蘇信息職業(yè)技術(shù)學院
• 主分類號: H03M1/06
• 分類號: H03M1/06;H03M1/46
• 代理公司: 無錫華源專利商標事務(wù)所(普通合伙) 32228
• 代理人: 聶啟新

本發(fā)明公開了一種低功耗、低版圖面積的SAR ADC，涉及模擬數(shù)字轉(zhuǎn)換器領(lǐng)域，包括同步時序發(fā)生器以及依次相連的采樣保持電路、新型電容DAC陣列、動態(tài)鎖存比較器、SAR控制邏輯電路，SAR控制邏輯電路的控制端連接新型電容DAC陣列的MOS開關(guān)，用于切換開關(guān)狀態(tài)，同步時序發(fā)生器用于給采樣保持電路、動態(tài)鎖存比較器和SAR控制邏輯電路提供時鐘信號；在新型電容DAC陣列中，兩個最低位電容采用dummy電容，且固定一個dummy電容連接共模電平，減少了該陣列的總電容，從而降低了整體版圖面積，有效減少了由于共模點波動而產(chǎn)生的誤差，提升了SAR ADC的精度。

技術(shù)領(lǐng)域

本發(fā)明涉及模擬數(shù)字轉(zhuǎn)換器領(lǐng)域，尤其是一種低功耗、低版圖面積的SAR ADC。

背景技術(shù)

近年來，隨著可穿戴式智能設(shè)備的飛速發(fā)展，越來越高的電子元器件密度和受到制約的電池體積對芯片的功耗控制要求越來越高。ADC作為采集模擬信號并轉(zhuǎn)換為數(shù)字信號的關(guān)鍵模塊，被廣泛集成于可穿戴式智能產(chǎn)品的SoC內(nèi)部，如何降低ADC芯片的功耗、節(jié)約ADC芯片的面積成為設(shè)計過程中非常重要的考慮因素。ADC根據(jù)轉(zhuǎn)換方式的不同可分為四個類型：全并行型(Flash)ADC、流水線型(Pipeline)ADC、過采樣型(Σ-△)ADC、逐次逼近型(SAR)ADC，這幾種ADC分別有其各自的優(yōu)缺點以及應用場景，在眾多的ADC架構(gòu)中，SAR ADC結(jié)構(gòu)簡單，芯片面積小，具有良好的數(shù)字工藝兼容性，因此越來越受到低功耗ADC設(shè)計者的青睞，本文基于SAR ADC架構(gòu)，通過優(yōu)化設(shè)計其內(nèi)部核心模塊，從而進一步降低芯片的功耗并可大大降低芯片版圖面積。

發(fā)明內(nèi)容

本發(fā)明人針對上述問題及技術(shù)需求，提出了一種低功耗、低版圖面積的SAR ADC，本發(fā)明的技術(shù)方案如下：

一種低功耗、低版圖面積的SAR ADC，包括同步時序發(fā)生器以及依次相連的采樣保持電路、新型電容DAC陣列、動態(tài)鎖存比較器、SAR控制邏輯電路，SAR控制邏輯電路的控制端連接新型電容DAC陣列的MOS開關(guān)，用于切換開關(guān)狀態(tài)，同步時序發(fā)生器用于給采樣保持電路、動態(tài)鎖存比較器和SAR控制邏輯電路提供時鐘信號；

在采樣時鐘階段，差分模擬輸入信號接入采樣保持電路的輸入端，經(jīng)采樣保持電路采樣后將差分模擬輸出信號傳送給新型電容DAC陣列進行儲存，在轉(zhuǎn)換時鐘階段，動態(tài)鎖存比較器在時鐘信號的控制下依次對差分模擬輸出信號的電壓進行比較并輸出比較結(jié)果，SAR控制邏輯電路輸出轉(zhuǎn)換結(jié)果，同時SAR控制邏輯電路根據(jù)比較結(jié)果實現(xiàn)對新型電容DAC陣列的電荷再分配。

其進一步的技術(shù)方案為，新型電容DAC陣列包括至少六個電容和六個MOS開關(guān)，分為上下兩列設(shè)置，每列電容的容值按照C、C、2C順序排列，兩列電容的上極板經(jīng)采樣保持電路分別接入差分模擬輸入信號，且還分別連接動態(tài)鎖存比較器的兩個輸入端，令距離動態(tài)鎖存比較器的反相輸入端最遠的電容作為第一低位電容，距離動態(tài)鎖存比較器的同相輸入端最遠的電容作為第二低位電容，第一低位電容和第二低位電容均采用dummy電容，第一低位電容的下極板固定連接共模電平，其余電容的下極板對應連接MOS開關(guān)的共端，MOS開關(guān)的其余三個選擇端分別對應連接參考電平、共模電平和地端，除了第一低位電容，其余電容經(jīng)SAR控制邏輯電路的控制在三種不同的電平之間切換。

其進一步的技術(shù)方案為，當增加SAR ADC的轉(zhuǎn)換位數(shù)時，電容和MOS開關(guān)也成對增加，電容的容值按照C、C、2C、4C……、2^n-3C順序排列，其中n為轉(zhuǎn)換位數(shù)，且n≤12。