[發(fā)明專利]一種延遲可配置的異步FIFO電路有效
| 申請?zhí)枺?/td> | 202110420079.3 | 申請日: | 2021-04-19 |
| 公開(公告)號: | CN113110821B | 公開(公告)日: | 2022-02-01 |
| 發(fā)明(設(shè)計(jì))人: | 薛顏;萬書芹;陳婷婷;邵杰;王俊杰;蔡國文;任鳳霞;盛煒 | 申請(專利權(quán))人: | 中國電子科技集團(tuán)公司第五十八研究所 |
| 主分類號: | G06F5/10 | 分類號: | G06F5/10 |
| 代理公司: | 無錫派爾特知識產(chǎn)權(quán)代理事務(wù)所(普通合伙) 32340 | 代理人: | 楊立秋 |
| 地址: | 214000 *** | 國省代碼: | 江蘇;32 |
| 權(quán)利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關(guān)鍵詞: | 一種 延遲 配置 異步 fifo 電路 | ||
1.一種延遲可配置的異步FIFO電路,其特征在于,包括存儲模塊、FIFO讀寫控制模塊、FIFO延遲計(jì)算模塊和FIFO延遲配置模塊;
所述存儲模塊根據(jù)控制信號的指示為數(shù)據(jù)提供相應(yīng)的存儲空間,當(dāng)寫入FIFO的速率和讀取FIFO的速率相同時,實(shí)時占用的存儲空間大小保持不變,在時鐘的有效沿到達(dá)時,向所述存儲模塊寫入或讀取一個單元的數(shù)據(jù);
所述FIFO讀寫控制模塊用于產(chǎn)生FIFO的讀寫地址、讀寫指針及同步讀寫指針,同時產(chǎn)生FIFO滿空標(biāo)識反饋給系統(tǒng),保證數(shù)據(jù)正確傳輸;
所述FIFO延遲計(jì)算模塊計(jì)算當(dāng)前FIFO延遲,并反饋當(dāng)前延遲值至寄存器由SPI讀出;所述FIFO延遲計(jì)算模塊對小數(shù)延遲的計(jì)算方法為:通過不同插值倍數(shù)m確定小數(shù)延遲的范圍為0~m-1個DAC的時鐘周期,然后利用m/2個與讀時鐘同頻的采樣時鐘對寫時鐘采樣,確定寫時鐘與讀時鐘的相位差;其中m/2個采樣時鐘之間依次偏移一個DAC時鐘周期,讀時鐘與第一個采樣時鐘同相,其中m=2,4,8,16……;所述FIFO延遲計(jì)算模塊對整數(shù)延遲的計(jì)算方法為:用讀時鐘對格雷碼形式的寫指針進(jìn)行同步,將其同步到讀時鐘域,同步后的寫指針與同步時刻讀指針之間的差值即為整數(shù)延遲;
所述FIFO延遲配置模塊,由SPI可配置需要設(shè)置的延遲值,F(xiàn)IFO延遲配置模塊提取新配置的延遲值,與實(shí)時延遲值做比較,根據(jù)比較的結(jié)果進(jìn)行調(diào)整,將FIFO的延遲配置到所設(shè)置的值。
2.如權(quán)利要求1所述的延遲可配置的異步FIFO電路,其特征在于,所述存儲模塊為一個雙端RAM,F(xiàn)IFO深度為2n,共有2n個存儲單元,n為正整數(shù);一個讀時鐘周期讀出兩個存儲單元數(shù)據(jù),并將其分成奇偶兩路,所述異步FIFO電路的讀寫時鐘按外部電路要求頻率關(guān)系為:fwclk=2frclk,fwclk為寫時鐘頻率,frclk為讀時鐘頻率,數(shù)據(jù)從一個通道寫入,兩個通道讀出。
3.如權(quán)利要求2所述的延遲可配置的異步FIFO電路,其特征在于,所述FIFO讀寫控制模塊的讀寫地址位寬為n,范圍為0~2n-1,表示FIFO中的2n個存儲單元;讀寫指針位寬為n+1,由讀寫地址和一位最高有效位組成,范圍為0~2n+1-1,表示讀寫指針遍歷兩次FIFO。
4.如權(quán)利要求3所述的延遲可配置的異步FIFO電路,其特征在于,所述FIFO讀寫控制模塊對空滿狀態(tài)的判斷方法為:將讀指針與同步到讀時鐘域的寫指針比較,如果兩者相等,則判斷為空;將寫指針與同步到寫時鐘域的讀指針比較,如果兩者最高位相反,其余位相等,則判斷為滿。
5.如權(quán)利要求4所述的延遲可配置的異步FIFO電路,其特征在于,所述FIFO延遲配置模塊對小數(shù)延遲的配置通過調(diào)整讀時鐘的相位實(shí)現(xiàn):采用新配置的延遲值減去當(dāng)前實(shí)時小數(shù)延遲延遲值,所得變化量為讀時鐘需要延遲的DAC時鐘周期,從而改變寫時鐘與讀時鐘之間的相位差。
6.如權(quán)利要求5所述的延遲可配置的異步FIFO電路,其特征在于,所述FIFO延遲配置模塊對整數(shù)延遲的設(shè)置通過改變讀指針的值實(shí)現(xiàn):首先判斷小數(shù)延遲預(yù)設(shè)值減去當(dāng)前小數(shù)延遲的正負(fù),結(jié)果為正,則讀指針變?yōu)橥降阶x時鐘域的寫指針減去整數(shù)延遲的預(yù)設(shè)值;結(jié)果為負(fù),則讀指針變?yōu)橥降阶x時鐘域的寫指針減去整數(shù)延遲的預(yù)設(shè)值再加1,由此改變寫指針與讀指針的差值。
該專利技術(shù)資料僅供研究查看技術(shù)是否侵權(quán)等信息,商用須獲得專利權(quán)人授權(quán)。該專利全部權(quán)利屬于中國電子科技集團(tuán)公司第五十八研究所,未經(jīng)中國電子科技集團(tuán)公司第五十八研究所許可,擅自商用是侵權(quán)行為。如果您想購買此專利、獲得商業(yè)授權(quán)和技術(shù)合作,請聯(lián)系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/202110420079.3/1.html,轉(zhuǎn)載請聲明來源鉆瓜專利網(wǎng)。
- 同類專利
- 專利分類
G06F 電數(shù)字?jǐn)?shù)據(jù)處理
G06F5-00 無須改變所處理的數(shù)據(jù)的位數(shù)或內(nèi)容的數(shù)據(jù)變換的方法或裝置
G06F5-01 .用于移位,例如調(diào)整、定標(biāo)、規(guī)格化
G06F5-06 .用于改變數(shù)據(jù)流速度的,即速度調(diào)整的
G06F5-08 ..具有存儲位置序列,中間位置不能進(jìn)行入列或出列操作,例如使用位移寄存器
G06F5-10 ..具有每個位置都可以單獨(dú)進(jìn)行入列或出列操作的存儲位置序列,例如用隨機(jī)存取存儲器
G06F5-16 ..多元系統(tǒng),即,使用為進(jìn)行入列或出列操作可以交替存取的兩個或多個類似的裝置,例如,乒乓緩沖寄存器
- 數(shù)據(jù)緩存器溢出的自動解除方法和裝置
- 光傳送數(shù)據(jù)單元解映射裝置及方法
- 一種FIFO數(shù)據(jù)緩存器、芯片以及設(shè)備
- 一種FIFO異常處理方法及裝置
- 一種橢圓曲線密碼的點(diǎn)加/點(diǎn)倍的實(shí)現(xiàn)方法
- 一種異步FIFO控制器及防止異步FIFO緩存數(shù)據(jù)溢出的方法
- 一種異步fifo實(shí)現(xiàn)電路
- 一種基于FPGA的級聯(lián)FIFO模塊的設(shè)計(jì)方法
- 一種異步數(shù)據(jù)傳輸方法和結(jié)構(gòu)
- 一種FIFO master接口、具有該接口的FPGA及應(yīng)用





