[發明專利]半導體器件及其形成方法

在審

• 申請號: 202110412708.8
• 申請日: 2021-04-16
• 公開（公告）號: CN113745216A
• 公開（公告）日: 2021-12-03
• 發明（設計）人: 沙哈吉·B·摩爾
• 申請（專利權）人: 臺灣積體電路制造股份有限公司
• 主分類號: H01L27/088
• 分類號: H01L27/088;H01L27/092;H01L21/8234;H01L21/8238
• 代理公司: 北京德恒律治知識產權代理有限公司 11409
• 代理人: 章社杲;李偉

本發明描述了半導體器件及其形成方法。半導體器件包括位于襯底上的納米結構和與納米結構接觸的源極/漏極區。源極/漏極區包括外延端帽，其中，每個外延端帽形成在納米結構的一個納米結構的端部處。源極/漏極區還包括與外延端帽接觸的外延體和形成在外延體上的外延頂帽。半導體器件還包括形成在納米結構上的柵極結構。本申請的實施例提供了半導體器件及其形成方法。

技術領域

本申請的實施例涉及半導體器件及其形成方法。

背景技術

隨著半導體技術的進步，對更高的存儲容量，更快的處理系統，更高的性能以及更低的成本的需求不斷增長。為了滿足這些需求，半導體工業持續按比例縮小半導體器件的尺寸，并且引入了諸如全環柵場效應晶體管和鰭式場效應晶體管(finFET)的三維晶體管。

發明內容

本申請的實施例提供一種半導體器件，包括：多個納米結構，位于襯底上；源極/漏極區，與所述多個納米結構接觸，所述源極/漏極區包括：多個外延端帽，其中，每個外延端帽形成在所述多個納米結構的一個納米結構的端部處；外延體，與所述多個外延端帽接觸；以及外延頂帽，形成在所述外延體上；以及柵極結構，形成在所述多個納米結構上。

本申請的實施例提供一種半導體器件，包括：多個納米結構，其中，所述多個納米結構的一個納米結構包括非平坦的外表面；柵極介電層，環繞包裹所述多個納米結構的每個納米結構；柵電極，設置在所述柵極介電層上和所述多個納米結構上；源極/漏極區，與所述多個納米結構接觸，所述源極/漏極區包括：多個外延端帽，其中，外延端帽形成在所述納米結構的端部處并且包括第一摻雜劑濃度；以及外延體，與所述外延端帽接觸，并且所述外延體包括大于所述第一摻雜劑濃度的第二摻雜劑濃度。

本申請的實施例提供一種方法，包括：在襯底上形成多個納米結構；形成多個間隔件，其中，每個間隔件位于所述多個納米結構的納米結構對之間；蝕刻所述襯底以形成凹槽；在所述多個納米結構的側壁上、所述多個間隔件的側壁上以及在所述凹槽中沉積第一外延層；蝕刻所述第一外延層以在所述凹槽中形成多個外延端帽和外延基底，其中，每個外延端帽形成在所述多個納米結構的納米結構的側壁上，并且所述外延基底與所述多個間隔件的間隔件接觸；在所述多個端帽和所述外延基底上沉積第二外延層；蝕刻所述第二外延層；以及在蝕刻的所述第二外延層上沉積第三外延層。

本申請的實施例提供了用于半導體器件的外延結構。

附圖說明

當結合附圖進行閱讀時，從以下詳細描述可最佳理解本發明。要強調的是，根據工業中的標準實踐，各個部件未按比例繪制。實際上，為了清楚的討論，各個部件的尺寸可以任意地增大或減小。

圖1是根據一些實施例的用于在半導體器件中制造多層外延源極/漏極結構的方法的流程圖。

圖2A至圖2C、圖3A、圖3B和圖4至圖9示出了根據一些實施例的半導體器件的處于他們的制造工藝的各個階段的各個截面圖。

圖10示出了根據一些實施例的半導體器件的部分的放大圖和摻雜劑濃度分布的示意圖。

圖11和圖12示出了根據一些實施例的具有多層外延源極/漏極結構的半導體器件的處于他們的制造工藝的各個階段的各個截面圖。

現在將參考附圖描述示出的實施例。在圖中，相似的參考數字通常表示相同的、功能相似的和/或結構的相似的元件。

具體實施方式