[發明專利]具有通過位線預充電的物理不可克隆函數

在審

• 申請號: 202110412588.1
• 申請日: 2021-04-16
• 公開（公告）號: CN113535123A
• 公開（公告）日: 2021-10-22
• 發明（設計）人: 杰弗里·L·商塔格;哈特姆·M·奧斯曼;袁剛
• 申請（專利權）人: 硅谷實驗室公司
• 主分類號: G06F7/58
• 分類號: G06F7/58;G06M1/272;G11C11/4074;G11C11/4094
• 代理公司: 中科專利商標代理有限責任公司 11021
• 代理人: 王蓉

1.一種物理不可克隆函數(PUF)，包括：

第一位單元，其具有：

鎖存器；

開關，其用于選擇性地將所述鎖存器耦合到電源電壓節點；

第一傳輸門，其耦合在第一位線和所述鎖存器的第一內部節點之間；以及

第二傳輸門，其耦合在第二位線和所述鎖存器的第二內部節點之間；

數模轉換器(DAC)電路，其選擇性地通過所述第一位線和所述第一傳輸門耦合到所述第一內部節點以及通過所述第二位線和所述第二傳輸門耦合到所述第二內部節點，從而在讀取所述第一位單元之前對所述鎖存器進行預充電；以及

其中，所述第一內部節點和所述第二內部節點分別耦合到所述第一位線和所述第二位線以讀取所述鎖存器的值。

2.根據權利要求1所述的物理不可克隆函數，還包括：

位線終端電路，其根據控制信號將所述第一位線和所述第二位線選擇性地耦合到所述DAC電路。

3.根據權利要求2所述的物理不可克隆函數，其中，所述位線終端電路還包括：

第一終端開關，其選擇性地將所述第一位線設置在預定電壓，以及

第二終端開關，其選擇性地將所述第二位線設置在所述預定電壓。

4.根據權利要求2所述的物理不可克隆函數，其中，所述位線終端電路還包括：

三態驅動器，其耦合到所述第一位線，所述三態驅動器提供與所述鎖存器的讀取值相對應的數據輸出信號。

5.根據權利要求2所述的物理不可克隆函數，還包括：

第一PUF頁面，其具有：

位單元的陣列，其包括所述第一位單元；

設置在所述陣列的第一列中的第一多個位單元的陣列，所述第一列中的每個位單元耦合到所述第一位線和所述第二位線，所述第一多個位單元的陣列包括所述第一位單元；以及

在所述陣列的第一行中的第二多個位單元的陣列，所述第一行包括所述第一位單元，所述第一行中的每個位單元耦合到第一行信號和第二行信號，所述第一行信號選擇性地激活所述第一傳輸門和所述第二傳輸門，并且所述第二行信號選擇性地控制所述開關以將所述鎖存器耦合到所述電源電壓節點。

6.根據權利要求5所述的物理不可克隆函數，還包括：

耦合到所述位單元的陣列的多對位線；

其中，所述第一行中的所述第二多個位單元的陣列中的每一個均耦合至所述多對位線中的不同對；以及

所述DAC電路耦合到所述多對位線。

7.根據權利要求5所述的物理不可克隆函數，還包括：

多個PUF頁面，其包括所述第一PUF頁面；以及

存儲控制器，其用于控制對所述多個PUF頁面的位單元的訪問。

8.根據權利要求1至7中任一項所述的物理不可克隆函數，

其中，在禁用狀態下，通過使用所述開關斷開所述電源電壓節點來將所述第一位單元置于高阻抗狀態，并且所述第一內部節點和所述第二內部節點通過所述第一傳輸門和所述第二傳輸門耦合到所述第一位線和所述第二位線，從而將所述第一內部節點和所述第二內部節點耦合到預定的邏輯狀態。

9.根據權利要求1至7中任一項所述的物理不可克隆函數，其中，在所述預充電期間，所述鎖存器與所述電源電壓節點斷開連接。

10.根據權利要求1至7中任一項所述的物理不可克隆函數，其中，在讀取所述鎖存器之前，通過將所述鎖存器通過所述開關耦合到所述電源電壓節點來再生所述鎖存器。

11.根據權利要求1至7中任一項所述的物理不可克隆函數，其中，所述鎖存器是四晶體管鎖存器。

12.根據權利要求1至7中任一項所述的物理不可克隆函數，其中，所述電源電壓節點是接地節點。