[發明專利]具有通過位線預充電的物理不可克隆函數

在審

• 申請號: 202110412588.1
• 申請日: 2021-04-16
• 公開（公告）號: CN113535123A
• 公開（公告）日: 2021-10-22
• 發明（設計）人: 杰弗里·L·商塔格;哈特姆·M·奧斯曼;袁剛
• 申請（專利權）人: 硅谷實驗室公司
• 主分類號: G06F7/58
• 分類號: G06F7/58;G06M1/272;G11C11/4074;G11C11/4094
• 代理公司: 中科專利商標代理有限責任公司 11021
• 代理人: 王蓉

一種物理不可克隆函數，包括：第一位單元，其具有鎖存器和用于選擇性地將鎖存器耦合到電源電壓節點的開關。第一傳輸門將第一位線耦合到鎖存器的第一內部節點，第二傳輸門將第二位線耦合到鎖存器的第二內部節點。數模轉換器電路選擇性地通過第一位線和第一傳輸門耦合到第一內部節點以及通過第二位線和第二傳輸門耦合到第二內部節點，從而在讀取第一位單元之前對鎖存器進行預充電。響應于開關的閉合以將鎖存器連接到電源電壓節點，鎖存器再生。第一位線和第二位線用于讀取鎖存器的再生值。

技術領域

本公開涉及物理不可克隆函數(PUF)，其中可以有效地評估PUF位(bits)的可靠性。

背景技術

物理不可克隆函數(PUF)是生成隨機位的電路的隨機行為。該隨機行為可確保在看似相同的集成電路之間生成的隨機位是不同的。PUF用于安全應用，例如加密密鑰。

有許多方法可以制作PUF位單元(bit cell)。一種這樣的方法是基于SRAM位單元的單元，與諸如環形振蕩器的其他PUF方法相比，該單元具有較小的面積。SRAM PUF位單元的一個嚴重問題是在電壓(V)，溫度(T)和老化變化后的自然錯誤率高達15％，需要極昂貴的(區域，時間，功率)編碼來重建減少錯誤。

減少錯誤的現有技術解決方案包括確定重復讀取的位是否產生相同的值。這允許僅選擇電壓偏移大于2×RMS(V_noise)的那些位。但是噪聲電壓通常遠小于電壓，溫度，老化(VTA)所引起的跳變點變化，因此仍包括跳變點相當小的位。這導致錯誤率的降低非常有限。另外，假設噪聲和初始偏移為高斯分布以及位單元統計信息中的非零偏差，則此過程會使偏差變得更糟。

期望的是，可以有一個低面積開銷(low-area-overhead)的電路，其可以評估陣列中的PUF位的可靠性。

發明內容

在一個實施例中，物理不可克隆函數(PUF)包括第一位單元。該第一位單元包括鎖存器，將鎖存器選擇性地耦合至電源電壓節點的開關，耦合在第一位線與鎖存器的第一內部節點之間的第一傳輸門，以及耦合在第二位線與鎖存器的第二內部節點之間的第二傳輸門。數模轉換器(DAC)電路選擇性地通過第一位線和第一傳輸門耦合到第一內部節點以及通過第二位線和第二傳輸門耦合到第二內部節點，從而在讀取第一位單元之前對鎖存器進行預充電。第一內部節點和第二內部節點分別耦合到第一位線和第二位線以讀取鎖存器的值。

在另一實施例中，一種方法包括：使用施加到第一位線和第二位線的差分電壓來對物理不可克隆功能(PUF)的位單元中的鎖存器進行預充電。在對鎖存器進行預充電之后，使鎖存器再生，然后使用第一位線和第二位線中的至少一條讀取鎖存器的值。

附圖說明

通過參考附圖，可以更好地理解本發明，并且其許多目的，特征和優點對于本領域技術人員而言將是顯而易見的。

圖1示出了PUF位單元的實施例。

圖2A示出了PUF位單元中的兩個反相器的四個晶體管以及位于公共源極和實際接地之間的NMOS開關。

圖2B示出了PUF位單元中的兩個反相器的四個晶體管以及位于公共源極和VDD之間的PMOS開關。

圖3示出了包括向位線終端電路提供差分模擬總線對的差分數模轉換器(DAC)的實施例。

圖4示出了其中PUF位單元的陣列被布置在PUF頁面中的實施例。

圖5示出了由PUF頁面形成的陣列。

圖6示出了時序圖，該時序圖示出了將偏移應用于PUF位單元然后讀取該位單元。

圖7示出了基于環形振蕩器的PUF的高級框圖。

圖8示出了各種偏移電壓(V_os)的1和0的概率密度函數(pdf)。