[發明專利]一種優化晶圓級封裝可靠性優化方法

在審

• 申請號: 202110409577.8
• 申請日: 2019-12-12
• 公開（公告）號: CN113128171A
• 公開（公告）日: 2021-07-16
• 發明（設計）人: 孫海燕;高波;金玲玥;趙繼聰;孫玲
• 申請（專利權）人: 南通大學
• 主分類號: G06F30/398
• 分類號: G06F30/398;H01L23/498;H05K1/11;G06F113/18;G06F119/02;G06F119/04;G06F119/08
• 代理公司: 江蘇隆億德律師事務所 32324
• 代理人: 倪金磊

本發明提供一種優化晶圓級封裝可靠性優化方法，根據封裝結構的初始結構尺寸和焊點材料仿真獲得結構的初始熱疲勞壽命；選取影響封裝結構所述疲勞壽命的因素，并制定合適的正交表格；將各個因素的最優組合仿真后獲得所述熱疲勞壽命，將優化結構的所述熱疲勞壽命與初始結構所述熱疲勞壽命進行對比，發現所述熱疲勞壽命有明顯增加，封裝結構的可靠性得到優化。

本發明是申請號201911276819X，申請日2019年12月12日，申請人：南通大學，發明創造名稱：一種微細間距銅柱晶圓級封裝結構及可靠性優化方法，的分案申請。

技術領域

本發明涉及芯片封裝技術領域，具體涉及一種微細間距銅柱晶圓級封裝結構及可靠性優化方法。

背景技術

由于便攜式電子設備和移動通訊裝置的迅速發展，在電性能，散熱性能方面又提出的新的更高的要求。晶圓級封裝技術作為最新的革命性的封裝技術，很好的迎合了這一時代需求，得到了越來越廣泛的應用。然而，由于芯片與印刷線路板(PCB)的熱膨脹系數的失配，容易使焊點附近產生熱應力，從而導致熱疲勞失效。

對于銅柱凸點互連的晶圓級封裝可靠性進行優化的設計方案主要有兩種方案。一種針對封裝結構的某一個進行優化設計，比如提高銅柱凸點中焊料的高度以提高焊料的熱疲勞壽命，減小銅柱的高度以提高銅柱凸點的延展性等等。這種方法的不足在于沒有對封裝中的各個結構尺寸以及焊料材料進行系統的考慮，優化效果不明顯。另一種方法是綜合考慮封裝中關鍵結構參數以及焊料材料屬性，通過不同的因素組合對封裝結構進行系統性分析，最終獲得最佳的設計方案，以提高熱疲勞壽命。此方法不足之處在于對多個因數，多個取值的樣本來說，若進行全因素分析，實驗數量較多，效率較低。

發明內容

本發明的目的是解決上述技術問題的一個或者多個，本發明提供一種微細間距銅柱晶圓級封裝結構及可靠性優化方法。

一方面，本發明提供一種微細間距銅柱晶圓級封裝結構，包括：

印刷電路板(PCB)；

焊盤(Pad)，設于印刷電路板上；

焊點(Solder bump)，設于焊盤上；

銅柱(Copper post)，設于焊點上；

重分布層(RDL pad)，設于銅柱上；

鈍化層(Passivation)，設于重分布層上；

低介電常數層(Low-k)，設于鈍化層上；

芯片(Chip)，設于低介電常數層上。

在一些實施方式中，還包括包圍焊盤、焊點以及部分銅柱的第一覆蓋層，以及包圍剩余部分銅柱和重分布層的第二覆蓋層，第一覆蓋層設于印刷電路板上，第二覆蓋層設于第一覆蓋層與低介電常數層之間。

在一些實施方式中，第一覆蓋層為環氧樹脂層(Epoxy)，第二覆蓋層為聚合物層(Polyimide)。

在一些實施方式中，印刷電路板的厚度為300至500μm，焊盤的厚度為3至7μm，焊點的高度為30至40μm，焊點的材料選自96.5Sn3Ag0.5Cu、95.7Sn3.8Ag0.5Cu或95.5Sn4.0Ag0.5Cu，銅柱的高度為40至50μm，低介電常數層厚度為5至9μm，芯片的厚度為300至500μm。

在一些實施方式中，印刷電路板的厚度為300μm，焊盤的厚度為3μm，焊點的高度為40μm，焊點料的材料選自95.7Sn3.8Ag0.5Cu，銅柱的高度為40μm，低介電常數層厚度為9μm，芯片的厚度為300μm。

在一些實施方式中，焊點為疊層焊點。