[發明專利]利用虛設存儲塊作為池電容器的非易失性存儲器件

有效

• 申請號: 202110409565.5
• 申請日: 2019-09-03
• 公開（公告）號: CN113130502B
• 公開（公告）日: 2022-11-22
• 發明（設計）人: 吳振勇
• 申請（專利權）人: 長江存儲科技有限責任公司
• 主分類號: H01L27/11551
• 分類號: H01L27/11551;H01L27/11529;H01L27/11578;H01L27/11573;G11C16/04
• 代理公司: 北京永新同創知識產權代理有限公司 11376
• 代理人: 林錦輝;劉景峰

本發明涉及利用虛設存儲塊作為池電容器的非易失性存儲器件。非易失性存儲器件包括分組到頁面中的多個存儲塊，與多個存儲塊的頁面對應的頁面緩沖區域；以及用于支持多個存儲塊的頁面的操作的外圍電路區域。外圍電路區域包括多個池電容器。至少一個存儲塊是虛設塊。虛設塊被配置為形成用于抑制功率噪聲的補充池電容器。

本申請是申請日為2019年9月3日、發明名稱為“利用虛設存儲塊作為池電容器的非易失性存儲器件”的專利申請201980001956.4的分案申請。

技術領域

本公開涉及非易失性存儲器技術領域。更具體地，本公開涉及利用虛設存儲塊作為池電容器(pool capacitor)的三維(3D)NAND存儲器件。

背景技術

通過改進工藝技術、電路設計、編程算法和制造工藝，平面存儲單元被縮放到較小的尺寸。然而，隨著存儲單元的特征尺寸接近下限，平面工藝和制造技術變得具有挑戰性且成本高。結果，平面存儲單元的存儲密度接近上限。3D存儲架構可以解決平面存儲單元中的密度限制。3D存儲架構包括存儲器陣列和用于控制來往于存儲器陣列的信號的外圍設備。

眾所周知，外圍電路中的電容器抑制了電源噪聲，使得存儲器件可以在穩定的功率條件下工作。還已知池電容器占據傳統3D NAND存儲器件的外圍電路區域內的柵極或金屬層中的大間隔物。然而，隨著管芯尺寸的縮小，當在外圍電路區域中部署電容器以保持穩定的內部功率電平和低噪聲時，變得具有挑戰性。為NAND存儲器件的感測放大器和頁面寄存器的操作提供穩定的功率是重要的。

發明內容

本公開的一個目的是提供一種改進的非易失性存儲器件，其利用虛設存儲塊作為池電容器，以解決上述現有技術的問題或缺點。

根據本公開的一個方面，一種非易失性存儲器件包括：分組到頁面中的多個存儲塊；與多個存儲塊的頁面對應的頁面緩沖區域；以及用于支持多個存儲塊的頁面的操作的外圍電路區域。外圍電路區域包括多個池電容器。至少一個存儲塊是虛設塊。虛設塊被配置為形成用于抑制功率噪聲的補充池電容器。

根據一些實施例，虛設塊包括襯底和襯底上的交替層堆疊體。

根據一些實施例，交替層堆疊體包括交替層疊在彼此上的多個導電層和多個電介質層。

根據一些實施例，虛設塊還包括：在虛設塊的兩個相對端處的階梯結構；以及設置在階梯結構上并與多個導電層電連接的觸點。

根據一些實施例，多個導電層經由設置在階梯結構上的觸點依次且交替地偏置到電源和地電位，從而在多個導電層之間形成電容器，其中，多個電介質層用作電容器電介質。

根據一些實施例，電源包括內部電源或外部電源。

根據一些實施例，多個導電層中的至少兩個相鄰的導電層經由設置在階梯結構上的觸點被偏置到相同的電源。

根據一些實施例，虛設塊設置在多個存儲塊的每個頁面的邊緣處。

根據一些實施例，虛設塊被分成多個子塊。

在閱讀了在各個圖和圖樣中示出的優選實施例的以下詳細描述之后，本發明的這些和其他目的無疑將對本領域普通技術人員變得顯而易見。

附圖說明

結合在此并形成說明書的一部分的附圖示出了本公開的實施例，并且與說明書一起進一步用于解釋本公開的原理并使得本領域技術人員能夠實現和使用本公開。

圖1是示出具有用于電源的池電容器的示例性NAND架構的示意圖，其中省略了存儲器陣列。

圖2是示出具有用于電源的池電容器的示例性NAND架構的示意圖，其中以疊置方式示出了存儲器陣列。

圖3是圖2的放大透視圖，其示意性地示出了存儲器陣列的同一頁中的虛設塊和存儲塊。