[發明專利]半導體設備封裝和其制造方法

在審

• 申請號: 202110409004.5
• 申請日: 2021-04-16
• 公開（公告）號: CN113540042A
• 公開（公告）日: 2021-10-22
• 發明（設計）人: 林威達;王盟仁;郭宏成;黃文進
• 申請（專利權）人: 日月光半導體制造股份有限公司
• 主分類號: H01L23/552
• 分類號: H01L23/552;H01L23/31;H01L21/50;H01L21/56
• 代理公司: 北京律盟知識產權代理有限責任公司 11287
• 代理人: 蕭輔寬

一種半導體設備封裝包含具有表面的襯底、安置在所述襯底的所述表面上的導電元件以及安置在所述襯底的所述表面上并且覆蓋所述導電元件的包封料。所述導電元件具有背離所述襯底并且從所述包封料暴露的上表面。進一步地，所述導電元件的所述上表面的粗糙度大于所述導電元件的側表面的粗糙度。

技術領域

本公開涉及一種半導體設備封裝和其制造方法等。

背景技術

響應于提高處理速度和減小設備大小的需求，半導體設備已經變得越來越復雜。在較小、重量較輕且頻率較高的電子設備中，信號電平之間的轉變更加頻繁，從而產生較強的電磁發射。電子設備中的半導體設備的性能可能會受到來自同一電子設備中的其它半導體設備的電磁發射的負面影響。此類電磁干擾(EMI)的風險會隨著給定電子設備中的半導體設備的密度增加而增加。

發明內容

根據本公開的一個示例實施例，一種半導體設備封裝包含具有表面的襯底、安置在所述襯底的所述表面上的導電元件以及安置在所述襯底的所述表面上并且覆蓋所述導電元件的包封料。所述導電元件具有背離所述襯底并且從所述包封料暴露的上表面。進一步地，所述導電元件的所述上表面的粗糙度大于所述導電元件的側表面的粗糙度。

根據本公開的另一個示例實施例，一種半導體設備封裝包含具有表面的襯底、安置在所述襯底的所述表面上的導電元件以及安置在所述襯底的所述表面上并且覆蓋所述導電元件的包封料。所述導電元件具有背離所述襯底并且從所述包封料暴露的上表面。所述包封料包含多個填料。進一步地，所述包封料具有第一部分和第二部分。所述第一部分和所述第二部分處于同一高程，并且所述第一部分比所述第二部分更靠近所述導電元件的側表面。所述包封料的所述第一部分中的所述填料的密度與所述包封料的所述第二部分中的所述填料的密度之間的相對差異百分比小于25％。

根據本公開的另一個示例實施例，一種制造半導體設備封裝的方法包含：提供襯底，所述襯底具有導電元件，所述導電元件安置在所述襯底的表面上，其中所述導電元件具有背離所述襯底的上表面；執行壓縮模制(compression molding)工藝以在所述襯底的所述表面上安置包封料以覆蓋所述導電元件，其中所述導電元件的所述上表面在所述壓縮模制工藝期間接觸離型膜；以及去除所述離型膜。

為了進一步理解本公開，提供了以下實施例和說明以促進對本公開的理解；然而，附圖僅提供用于參考和說明，而并不限制本公開的范圍。

附圖說明

圖1A是根據本公開的一些實施例的半導體設備封裝的橫截面視圖。

圖1B是圖1A中所展示的部分“C”的放大視圖。

圖2是根據本公開的一些實施例的半導體設備封裝的橫截面視圖。

圖3A是根據本公開的一些實施例的半導體設備封裝的橫截面視圖。

圖3B是圖3A中所展示的部分“D”的放大視圖。

圖3C是圖3A中所展示的部分“E”的放大視圖。

圖4A、圖4B、圖4C、圖4D、圖4E、圖4F、圖4G和圖4H展示了根據本公開的一些實施例的制造半導體設備封裝的方法。

圖5是根據本公開的一些實施例的半導體設備封裝的俯視圖。

具體實施方式

以下公開提供了用于實施所提供主題的不同特征的許多不同實施例或實例。下文描述了組件和布置的具體實例以解釋本公開的某些方面。當然，這些僅僅是實例并且不旨在是限制性的。例如，在以下描述中，在第二特征上方或之上形成第一特征可以包含將第一特征和第二特征形成或安置成直接接觸的實施例，并且還可以包含在第一特征與第二特征之間形成和安置另外的特征使得第一特征和第二特征不直接接觸的實施例。此外，本公開可以在各個實例中重復附圖標記和/或字母。這種重復是為了簡單和清晰的目的并且本身并不指示所討論的各個實施例和/或配置之間的關系。