[發明專利]半導體封裝結構及其制造方法

在審

• 申請號: 202110408837.X
• 申請日: 2021-04-16
• 公開（公告）號: CN113540037A
• 公開（公告）日: 2021-10-22
• 發明（設計）人: 方緒南;莊淳鈞
• 申請（專利權）人: 日月光半導體制造股份有限公司
• 主分類號: H01L23/544
• 分類號: H01L23/544;H01L23/498;H01L23/31;H01L21/50;H01L21/56
• 代理公司: 北京律盟知識產權代理有限責任公司 11287
• 代理人: 蕭輔寬

1.一種半導體封裝結構，其包括：

第一鈍化層；

第一金屬層，其嵌入于所述第一鈍化層中，所述第一金屬層界定第一穿孔；以及

第一半導體裸片，其安置于所述第一鈍化層上。

2.根據權利要求1所述的半導體封裝結構，其中所述第一鈍化層的底表面與所述第一金屬層的底表面共面。

3.根據權利要求1所述的半導體封裝結構，其進一步包括：

第二鈍化層，其安置于所述第一鈍化層上；以及

第二金屬層，其嵌入于所述第二鈍化層中，所述第二金屬層界定第二穿孔，所述第二穿孔與所述第一金屬層的所述第一穿孔對準。

4.根據權利要求3所述的半導體封裝結構，其中所述第二鈍化層的底表面與所述第二金屬層的底表面共面。

5.根據權利要求1所述的半導體封裝結構，其進一步包括：

封裝體，其安置于所述第一鈍化層上以覆蓋所述第一半導體裸片。

6.根據權利要求1所述的半導體封裝結構，其中所述第一鈍化層填充到所述第一金屬層的所述第一穿孔中。

7.根據權利要求1所述的半導體封裝結構，其中在所述第一金屬層與所述第一半導體裸片之間具有水平間隙。

8.根據權利要求1所述的半導體封裝結構，其中所述第一金屬層包含電路部分和對準標記部分，且所述對準標記部分界定所述第一穿孔。

9.根據權利要求8所述的半導體封裝結構，其進一步包括：

導電端子，其安置于所述第一金屬層的所述電路部分上。

10.根據權利要求9所述的半導體封裝結構，其進一步包括：

接合襯墊，其安置于所述第一金屬層的所述電路部分與所述導電端子之間。

11.根據權利要求8所述的半導體封裝結構，其中所述第一金屬層的所述對準標記部分的底表面暴露于空氣。

12.根據權利要求8所述的半導體封裝結構，其進一步包括：

導電柱，其安置于所述第一金屬層的所述電路部分上且貫穿所述第一鈍化層。

13.根據權利要求12所述的半導體封裝結構，其進一步包括：

導電凸點，其安置于所述第一半導體裸片上；以及

第二半導體裸片，其安置于所述第一半導體裸片上方，

其中所述第二半導體裸片通過所述導電柱電連接到所述第一金屬層的所述電路部分且通過所述導電凸點電連接到所述第一半導體裸片。

14.根據權利要求12所述的半導體封裝結構，其中從俯視圖看，所述第一穿孔的輪廓不同于所述導電柱的輪廓。

15.一種用于制造半導體封裝結構的方法，其包括：

(a)提供載體；

(b)在所述載體上形成金屬層；

(c)圖案化所述金屬層以形成暴露所述載體的一部分的穿孔；

(d)在所述金屬層上形成鈍化層，所述鈍化層具有第一表面和與所述第一表面相對的第二表面；

(e)移除所述載體；以及

(f)在所述鈍化層的所述第一表面上接合第一半導體裸片。

16.根據權利要求15所述的方法，其中在(a)之后，所述方法進一步包括：

(a1)在所述載體上形成晶種層；

其中在(b)中，所述金屬層形成于所述晶種層上；

其中在(c)中，所述金屬層的所述穿孔暴露所述晶種層的一部分。