[發明專利]一種自反饋型多環路全集成低壓差線性穩壓器電路

有效

• 申請號: 202110408418.6
• 申請日: 2021-04-16
• 公開（公告）號: CN113176802B
• 公開（公告）日: 2022-07-19
• 發明（設計）人: 郭建平;劉楠;鄭浩鑫
• 申請（專利權）人: 中山大學
• 主分類號: G05F1/56
• 分類號: G05F1/56
• 代理公司: 深圳市創富知識產權代理有限公司 44367
• 代理人: 高冰

本發明公開了一種自反饋型多環路全集成低壓差線性穩壓器電路，包括功率管、偏置電流源、共源極PMOS、共柵極NMOS、輸出控制電壓源、偏置電壓源和自反饋電路，所述功率管的漏極與共源極PMOS的源極連接，所述偏置電流源的正端、共源極PMOS的漏極和共柵極NMOS的源極相連并與自反饋電路連接，所述功率管的柵極和共柵極NMOS的漏極相連并與自反饋電路連接，所述共柵極NMOS的柵極與偏置電壓源的正端連接，所述輸出控制電壓源與共源極PMOS的柵極連接。通過使用本發明，提升瞬態響應速度及改善過沖電壓。本發明可廣泛應用在集成電路技術領域。

技術領域

本發明涉及集成電路技術領域，尤其涉及一種自反饋型多環路全集成低壓差線性穩壓器電路。

背景技術

低壓差線性穩壓器(Low Dropout Voltage Regulator,LDO)是一種常用的模擬集成電路，用于將電源電壓轉換為一個固定的電壓給其他電路進行供電。由于大多數SOC芯片為單電源供電，而SOC芯片中的各個不同的電路模塊要求不同的供電電壓，因此電路系統均離不開電源管理電路。低壓差線性穩壓器是一種具有結構簡單、成本低、低噪聲、功耗低和高集成度等優點的電源管理電路，廣泛地應用于成本低集成度高的各類消費類電子設備、刷新速率快的數字電路及對噪聲敏感的模擬電路等各個模塊中。

傳統的低壓差線性穩壓器主要由放大器、功率管、反饋電阻以及片外大電容組成，傳統結構的缺點是需要外接片外大電容，使電路的面積增大、成本增加且不易于集成，限制了其應用。

發明內容

為了解決上述技術問題，本發明的目的是提供一種自反饋型多環路全集成低壓差線性穩壓器電路，可以實現全集成的、改善負載及線性瞬態響應的速度及過沖電壓的低壓差線性穩壓器電路。

本發明所采用的第一技術方案是：一種自反饋型多環路全集成低壓差線性穩壓器電路，包括功率管、偏置電流源、共源極PMOS、共柵極NMOS、輸出控制電壓源、偏置電壓源和自反饋電路，所述功率管的漏極與共源極PMOS的源極連接，所述偏置電流源的正端、共源極PMOS的漏極和共柵極NMOS的源極相連并與自反饋電路連接，所述功率管的柵極和共柵極NMOS的漏極相連并與自反饋電路連接，所述共柵極NMOS的柵極與偏置電壓源的正端連接，所述輸出控制電壓源與共源極PMOS的柵極連接。

進一步，所述自反饋電路包括采樣MOS管、第一PMOS管和第二PMOS管，所述功率管的源極、第一PMOS管的源極、第二PMOS管的源極相連并與電壓輸入端連接，所述偏置電流源的正端、共源極PMOS的漏極、共柵極NMOS的源極和采樣MOS管的柵極相連，所述功率管的柵極、共柵極NMOS的漏極和第二PMOS管的漏極相連，所述偏置電流源的負端、偏置電壓源的負端和采樣MOS管的源極相連并接地。

進一步，所述第一PMOS管和第二PMOS管構成電流鏡，所述共源極PMOS和共柵極NMOS構成共源共柵極。

進一步，還包括補償電容，所述補償電容的第一端、功率管的柵極、共柵極NMOS的漏極和第二PMOS管的漏極相連，所述補償電容的第二端、共源極PMOS的源極和功率管的漏極相連并與電壓輸出端連接。

進一步，還包括泄流晶體管，所述泄流晶體管的柵極、共源極PMOS的漏極、偏置電流源的正端、共柵極NMOS的源極和采樣MOS管的柵極相連，所述泄流晶體管的漏極、補償電容的第二端、共源極PMOS的源極和功率管的漏極相連并與電壓輸出端連接，所述泄流晶體管的源極接地。

本發明的有益效果是：本發明采用自反饋電路對電路內部電壓進行采樣并轉換為電流來替代折疊共源共柵結構(Cascoded Flipped Voltage Follower,CAFVF)中的與功率管柵極相連接的偏置電流源。由于負載電流的或電源電壓變化引起輸出電壓端電壓突然變化時，除了共源共柵級與功率管形成的第一環路對變化進行響應之外，自反饋電路將與功率管形成自反饋的第二環路、泄流晶體管與共柵極形成第三環路同時進行瞬態響應，多個環路共同作用提升瞬態響應速度及改善過沖電壓。

附圖說明