[發(fā)明專利]基于阻變憶阻器的精簡(jiǎn)指令集存算一體神經(jīng)網(wǎng)絡(luò)協(xié)處理器

有效

• 申請(qǐng)?zhí)枺?/td>: 202110406885.5
• 申請(qǐng)日: 2021-04-15
• 公開(kāi)（公告）號(hào): CN113010213B
• 公開(kāi)（公告）日: 2022-12-09
• 發(fā)明（設(shè)計(jì)）人: 吳華強(qiáng);張宸;唐建石;高濱;錢(qián)鶴
• 申請(qǐng)（專利權(quán)）人: 清華大學(xué)
• 主分類號(hào): G06F9/30
• 分類號(hào): G06F9/30;G06F17/16;G06F15/78;G06N3/063
• 代理公司: 北京清亦華知識(shí)產(chǎn)權(quán)代理事務(wù)所(普通合伙) 11201
• 代理人: 廖元秋

1.一種基于阻變憶阻器的精簡(jiǎn)指令集存算一體神經(jīng)網(wǎng)絡(luò)協(xié)處理器，其特征在于，包括：指令存儲(chǔ)模塊、數(shù)據(jù)存儲(chǔ)模塊、取指模塊、執(zhí)行模塊、XB模塊、算術(shù)邏輯模塊、訪存模塊；其中，指令存儲(chǔ)模塊、數(shù)據(jù)存儲(chǔ)模塊和取指模塊分別與上位機(jī)CPU連接，指令存儲(chǔ)模塊連接取指模塊，取指模塊連接執(zhí)行模塊，執(zhí)行模塊分別連接訪存模塊和算術(shù)邏輯模塊，訪存模塊分別連接數(shù)據(jù)存儲(chǔ)模塊和XB模塊；所述XB模塊包括：由阻變憶阻器ReRAM構(gòu)成的陣列Crossbar、地址選擇子模塊、電壓子模塊、電流子模塊、數(shù)/模轉(zhuǎn)換子模塊；

所述指令存儲(chǔ)模塊用于存儲(chǔ)來(lái)自上位機(jī)CPU的指令，然后供取指模塊從中取出指令；

所述數(shù)據(jù)存儲(chǔ)模塊被上位機(jī)CPU和訪存模塊讀寫(xiě)，上位機(jī)CPU將協(xié)處理器計(jì)算需要的數(shù)據(jù)存儲(chǔ)到數(shù)據(jù)存儲(chǔ)模塊中或者讀取數(shù)據(jù)模塊存儲(chǔ)的協(xié)處理器計(jì)算的結(jié)果；執(zhí)行模塊通過(guò)訪存模塊取出數(shù)據(jù)存儲(chǔ)模塊中的計(jì)算需要的數(shù)據(jù)或者將計(jì)算結(jié)果通過(guò)訪存模塊存儲(chǔ)到數(shù)據(jù)存儲(chǔ)模塊中；

所述取指模塊接收來(lái)自上位機(jī)CPU的使能信號(hào)，在使能時(shí)候根據(jù)執(zhí)行模塊中程序計(jì)數(shù)器指定的指令地址，從指令存儲(chǔ)模塊中不斷取出相應(yīng)的指令然后發(fā)送給執(zhí)行模塊，然后執(zhí)行模塊修改程序計(jì)數(shù)器的值，讓其指向下一條指令的地址，取指模塊根據(jù)程序計(jì)數(shù)器指向的地址取下一條指令；

所述訪存模塊，用于執(zhí)行對(duì)數(shù)據(jù)存儲(chǔ)模塊和XB模塊的訪問(wèn)和存儲(chǔ)的任務(wù)，訪存模塊根據(jù)執(zhí)行模塊的指令訪問(wèn)數(shù)據(jù)存儲(chǔ)模塊讀取計(jì)算需要的數(shù)據(jù)，訪存模塊從執(zhí)行模塊獲取計(jì)算結(jié)果并通過(guò)訪問(wèn)數(shù)據(jù)存儲(chǔ)模塊將該結(jié)果存儲(chǔ)在數(shù)據(jù)存儲(chǔ)模塊上供CPU讀??；訪存模塊還用于從執(zhí)行模塊獲取卷積運(yùn)算任務(wù)的數(shù)據(jù)并將該數(shù)據(jù)發(fā)送到XB模塊上，訪存模塊通過(guò)訪問(wèn)XB模塊讀取XB模塊執(zhí)行卷積運(yùn)算任務(wù)的結(jié)果然后發(fā)送給執(zhí)行模塊；

所述執(zhí)行模塊用于將從取指模塊獲取指令，將指令內(nèi)容發(fā)送給訪存模塊并從訪存模塊獲取該指令對(duì)應(yīng)的數(shù)據(jù)，然后執(zhí)行模塊對(duì)獲取的數(shù)據(jù)進(jìn)行處理并將計(jì)算結(jié)果發(fā)送給訪存模塊，通過(guò)訪存模塊將該結(jié)果存儲(chǔ)在數(shù)據(jù)存儲(chǔ)模塊上；其中，若指令內(nèi)容為邏輯計(jì)算任務(wù)，則執(zhí)行模塊將該指令對(duì)應(yīng)的數(shù)據(jù)發(fā)送給算術(shù)邏輯模塊并從算術(shù)邏輯模塊獲取對(duì)應(yīng)的計(jì)算結(jié)果；若指令內(nèi)容為卷積運(yùn)算任務(wù)，則執(zhí)行模塊通過(guò)訪存模塊訪問(wèn)XB模塊將該任務(wù)對(duì)應(yīng)的數(shù)據(jù)發(fā)送到XB模塊上，然后執(zhí)行模塊通過(guò)訪存模塊讀取該任務(wù)的計(jì)算結(jié)果；

所述算術(shù)邏輯模塊用以從執(zhí)行模塊接收邏輯計(jì)算任務(wù)的數(shù)據(jù)并將計(jì)算結(jié)果發(fā)送給執(zhí)行模塊；

所述XB模塊用于通過(guò)訪存模塊的訪問(wèn)配置執(zhí)行模塊發(fā)送的卷積運(yùn)算任務(wù)的數(shù)據(jù)，進(jìn)行卷積運(yùn)算后，訪存模塊從XB模塊讀取運(yùn)算結(jié)果然后發(fā)送給執(zhí)行模塊。

2.如權(quán)利要求1所述的神經(jīng)網(wǎng)絡(luò)協(xié)處理器，其特征在于，所述指令存儲(chǔ)模塊和數(shù)據(jù)存儲(chǔ)模塊各包含有多個(gè)存儲(chǔ)單元，每個(gè)存儲(chǔ)單元存儲(chǔ)8位數(shù)據(jù)，每個(gè)存儲(chǔ)單元對(duì)應(yīng)一個(gè)地址。

3.如權(quán)利要求1所述的神經(jīng)網(wǎng)絡(luò)協(xié)處理器，其特征在于，所述XB模塊包括：由阻變憶阻器ReRAM構(gòu)成的陣列Crossbar、地址選擇子模塊、電壓子模塊、電流子模塊、數(shù)/模轉(zhuǎn)換子模塊；所述Crossbar分別連接地址選擇子模塊、電壓子模塊和電流子模塊，電壓子模塊和電流子模塊還分別連接數(shù)/模轉(zhuǎn)換子模塊；其中Crossbar包括W個(gè)ReRAM器件，每個(gè)ReRAM器件根據(jù)其電導(dǎo)值對(duì)應(yīng)的模擬信號(hào)值存儲(chǔ)8位的數(shù)據(jù)，每個(gè)ReRAM器件對(duì)應(yīng)一個(gè)8位存儲(chǔ)單元，一個(gè)地址單元；在Crossbar中，W個(gè)ReRAM器件按照交叉陣列形式組織成J×K的矩陣形式，其中W＝J×K；每一列的ReRAM器件的電壓端被來(lái)自電壓子模塊的同一條電壓線連接起來(lái)，另一端接地；每一行的ReRAM器件都被來(lái)自電流子模塊的同一條電流線連接起來(lái)；每個(gè)ReRAM器件的電流值是其兩端電壓值和電導(dǎo)值的乘積，每一行的電流值是該行所有ReRAM器件電流值的累加即為卷積運(yùn)算結(jié)果；地址選擇子模塊用于控制選定的ReRAM器件的行列選擇線，根據(jù)地址譯碼，只有被選中的ReRAM器件跟電壓線連接，使得每個(gè)ReRAM器件被調(diào)整到設(shè)定的電導(dǎo)值；電壓子模塊用于負(fù)責(zé)給每一列的電壓線施加不同的電壓或者電壓脈沖，以調(diào)節(jié)每列的電壓和每個(gè)ReRAM器件的權(quán)重值；電流子模塊用以接收每一行的電流值，即為卷積運(yùn)算的結(jié)果然后發(fā)送給數(shù)模轉(zhuǎn)換子模塊；數(shù)模轉(zhuǎn)換子模塊將執(zhí)行模塊通過(guò)訪存模塊存儲(chǔ)的任務(wù)數(shù)據(jù)的數(shù)字信號(hào)值轉(zhuǎn)化為模擬信號(hào)值，并將卷積運(yùn)算結(jié)果的模擬信號(hào)值轉(zhuǎn)化為數(shù)字信號(hào)值然后供訪存模塊讀取。