[發(fā)明專利]基于阻變憶阻器的精簡指令集存算一體神經(jīng)網(wǎng)絡(luò)協(xié)處理器

有效

• 申請?zhí)枺?/td>: 202110406885.5
• 申請日: 2021-04-15
• 公開（公告）號: CN113010213B
• 公開（公告）日: 2022-12-09
• 發(fā)明（設(shè)計）人: 吳華強;張宸;唐建石;高濱;錢鶴
• 申請（專利權(quán)）人: 清華大學
• 主分類號: G06F9/30
• 分類號: G06F9/30;G06F17/16;G06F15/78;G06N3/063
• 代理公司: 北京清亦華知識產(chǎn)權(quán)代理事務所(普通合伙) 11201
• 代理人: 廖元秋

本發(fā)明提出一種基于阻變憶阻器的精簡指令集存算一體神經(jīng)網(wǎng)絡(luò)協(xié)處理器，屬于計算機處理器領(lǐng)域。該協(xié)處理器包括：指令存儲模塊、數(shù)據(jù)存儲模塊、取指模塊、執(zhí)行模塊、XB模塊、算術(shù)邏輯模塊、訪存模塊。所述XB模塊中包括由ReRAM器件構(gòu)成的陣列Crossbar。其中，指令存儲模塊、數(shù)據(jù)存儲模塊和取指模塊分別與上位機CPU連接，指令存儲模塊連接取指模塊，取指模塊連接執(zhí)行模塊，執(zhí)行模塊分別連接訪存模塊和算術(shù)邏輯模塊，訪存模塊分別連接數(shù)據(jù)存儲模塊和XB模塊。該協(xié)處理器的指令為固定長度為32位的精簡指令集。本發(fā)明根據(jù)指令調(diào)度的方式輔助CPU實現(xiàn)加速神經(jīng)網(wǎng)絡(luò)計算，具有低功耗、計算速度快、硬件開銷小等優(yōu)勢。

技術(shù)領(lǐng)域

本發(fā)明屬于計算機處理器領(lǐng)域，具體涉及一種基于阻變憶阻器的精簡指令集存算一體神經(jīng)網(wǎng)絡(luò)協(xié)處理器。

背景技術(shù)

當前，人工智能(Artificial Intelligence,AI)領(lǐng)域迎來了飛速發(fā)展的浪潮，在圖像識別、語音識別等領(lǐng)域取得了巨大的成就。人工智能本質(zhì)基于深度學習(Deeplearing)的運算，需要數(shù)據(jù)、算法以及算力的支持。隨著人工智能領(lǐng)域?qū)︶t(yī)療、教育、金融各個領(lǐng)域的不斷深入，國際上面也掀起了研究針對神經(jīng)網(wǎng)絡(luò)計算芯片的熱潮，用以提升當前硬件處理器的算力。谷歌(Google)的張量處理芯片(Tensoe Processing Unit,TPU)，國內(nèi)寒武紀公司提出的MLU系列芯片等，都是為了加速神經(jīng)網(wǎng)絡(luò)計算而設(shè)計的協(xié)處理芯片，這些又被稱作為神經(jīng)網(wǎng)絡(luò)芯片((Neural-network Processing Unit，NPU)，NPU作為協(xié)處理器輔助CPU完成神經(jīng)網(wǎng)絡(luò)計算加速工作。在NPU的設(shè)計中，關(guān)鍵是加速深度神經(jīng)網(wǎng)絡(luò)計算中普遍存在的大量乘累加(Multiplication Accmulation,MAC)操作，一般來說，當前主要的NPU技術(shù)思路主要有：通過近內(nèi)存計算來降低訪存功耗，提高帶寬，降低計算功耗；通過大量片內(nèi)堆疊并行，使用可復用的算子單元來提升處理器性能。但是該技術(shù)路徑的進一步發(fā)展逐漸面臨著嚴峻的挑戰(zhàn)，主要有以下原因；

1.神經(jīng)網(wǎng)絡(luò)規(guī)模逐漸增大，帶來了模型參數(shù)規(guī)模的激增，隨之帶來的是硬件資源開銷越來越大。

2.目前的計算機架構(gòu)基于上個世紀提出的馮諾依曼架構(gòu)，其主要特征是存儲設(shè)備和處理器相互分離，因此計算機在處理任務時候，需要實現(xiàn)大量的存儲設(shè)備和處理器之間的數(shù)據(jù)搬運---一方面需要將任務需要的數(shù)據(jù)信息從存儲器中搬運到處理器進行計算，另外一方面也需要把經(jīng)過處理器處理完成的數(shù)據(jù)信息搬運到存儲設(shè)備，來來回回的訪存操作極大地加大了計算機的功耗，降低了其能效。針對神經(jīng)網(wǎng)絡(luò)運算這種處理數(shù)據(jù)為中心的時候，將帶來巨大的功耗問題，使得能效極低。

3.硬件處理器的計算性能提升也存在瓶頸。一方面，隨著半導體工藝進入7nm節(jié)點，摩爾定律逐漸失效，制造工藝發(fā)展逐漸緩慢，成本升高。另一方面，在摩爾定律下，芯片的集成度越來越高，熱消耗會給芯片帶來巨大的限制。

由于上述的技術(shù)限制，當前人工智能加速芯片很難取得進一步的突破，迫切需要技術(shù)革新來實現(xiàn)新的技術(shù)思路。

近年來，仿生學的興起讓科學家將解決問題思路轉(zhuǎn)移到模擬人腦的計算中。不同于傳統(tǒng)的處理器，人腦僅僅只需要20瓦功耗就可以出色地實現(xiàn)日常生活各個場景下的智能任務處理。研究表明人腦具有高并行度的存算一體系統(tǒng)，不同于馮諾依曼架構(gòu)的存儲單元和計算單元的分離，人腦實現(xiàn)了存儲功能和計算功能的融合，在任務處理中，不需要大量數(shù)據(jù)的搬運。類腦運算成為了突破馮諾依曼“存儲墻”瓶頸有效途徑。

憶阻器件是類突觸結(jié)構(gòu)，可以根據(jù)施加在其上的激勵信號，實現(xiàn)電導數(shù)值的調(diào)節(jié)變化。阻變憶阻器(Resistive Random Access Memory,ReRAM)作為憶阻器中研究較為廣泛的一種，可以根據(jù)其上下兩級施加的不同電壓可以變換其電導值，根據(jù)這個特性，ReRAM可以作為實現(xiàn)存儲器和處理器一體化“存算一體”芯片的基本單元。