[發明專利]一種低電感SiC模塊布局

在審

• 申請號: 202110397735.2
• 申請日: 2021-04-13
• 公開（公告）號: CN113380749A
• 公開（公告）日: 2021-09-10
• 發明（設計）人: 聶鵬;牛平安;成浩;趙沖
• 申請（專利權）人: 南京銀茂微電子制造有限公司
• 主分類號: H01L23/495
• 分類號: H01L23/495;H01L25/07
• 代理公司: 南京智造力知識產權代理有限公司 32382
• 代理人: 汪麗紅

本發明公開了一種低電感SiC模塊布局，其中正極端子、負極端子、輸出端子沿模塊縱軸縱向排列并且其中每個端子只有一個端子頭部作為客戶端安裝接口，正極端子和負極端子每個分出若干端腳，正極端子和負極端子的相應端腳交錯排列，一個正極端子端腳和一個負極端子端腳形成端腳對，每一個端腳對負責一個電流回路區，每個電流回路區包含相對應的兩個SiC芯片和兩個二極管芯片以及若干綁定線，若干個電流回路區沿模塊縱軸排列。本發明設計的半橋多芯片功率模塊封裝的不同布局結構，有效地降低了總寄生電感。在不增加任何制造難度的情況下，所提出的布局可以實現較低的開關損耗、較低的關斷過電壓和較低的電磁干擾。

技術領域

本發明屬于微電子制造領域，具體來說涉及一種SiC(碳化硅)模塊的內部布局設計，特別是一種低電感SiC模塊布局設計。

背景技術

隨著電力電子技術的發展，對高效率、高功率密度設計的不斷需求，使得功率半導體的性能達到了硅材料的極限。寬禁帶半導體材料，包括SiC(碳化硅)和GaN(氮化鎵)，與Si(硅)材料相比，可以同時降低導通損耗和開關損耗。然而，隨著開關速度和工作頻率的增加，模塊封裝中寄生參數的影響也越來越大。例如，覆銅基板(DBC基板)和線鍵合封裝結構因其制造成熟、成本低、熱性能好而被廣泛應用于多芯片功率模塊封裝，但是，此封裝方法會導致電流回路中的寄生電感較大。大的寄生電感會導致功率半導體器件的過電壓，造成較高的開關損耗，也會引起高頻振蕩等電磁干擾問題。

當使用SiC(碳化硅)芯片時，通常采用多芯片并聯以增加模塊的電流處理能力，多芯片功率模塊內部的寄生電感因其并聯結構而變得更加復雜。為了充分利用寬禁帶半導體材料的優點，解決由寄生電感引起的多芯片功率模塊振蕩問題是至關重要的。

通常模塊的總寄生電感都被認為是電流回路的電感，因此，減小電流回路面積即可減小模塊的寄生電感，但是多芯片功率模塊內部并聯電流回路間的互感問題尚未得到深入的討論。本發明首先建立了一個精確的寄生電感模型，提出了一種在不增加制造難度的前提下降低寄生電感的SiC(碳化硅)多芯片功率模塊引線鍵合封裝布局。

發明內容

本發明型涉及SiC(碳化硅)模塊的內部布局設計，尤其是對功率模塊的多芯片并聯電流回路間的互感進行了深入的分析，提出了一種適用于SiC(碳化硅)多芯片半橋組件的引線鍵合封裝布局，它可以在不增加制造難度的前提下降低寄生電感。

具體來說，本發明提出了以下具有低電感特點的SiC(碳化硅)模塊的內部布局設計：

一種低電感SiC模塊布局，所述低電感SiC模塊由正極端子11、負極端子12、輸出端子13、覆銅基板14、銅底板15、綁定線16、SiC芯片17和二極管芯片18封裝而成，其特征在于，正極端子11、負極端子12、輸出端子13沿模塊縱軸縱向排列并且其中每個端子只有一個端子頭部作為客戶端安裝接口，正極端子11和負極端子12每個分出若干端腳，正極端子11和負極端子12的相應端腳交錯排列，一個正極端子11端腳和一個負極端子12端腳形成端腳對，每一個端腳對負責一個電流回路區，每個電流回路區包含相對應的兩個SiC芯片17和兩個二極管芯片18以及若干綁定線16，若干個電流回路區沿模塊縱軸排列。

優選地，以模塊中軸線為對稱軸，在中軸線的兩側對稱排列若干電流回路區，每個電流回路區具有對應獨立的端腳對。

進一步，相對于中軸線為內，每個電流回路區的兩個SiC芯片17排列在內側，兩個二極管芯片18排列在外側。

更優選，對稱平行排列的兩個電流回路區的電流回路相互間獨立且不平行。

作為另一個優選方案，對稱平行排列的兩個電流回路區的電流回路相互間的角度互為180度。

作為更優選方案，正極端子11、負極端子12、輸出端子13這三個端子的安裝接口在模塊上平均排列，相鄰端子接口間的距離相等。