[發明專利]一種CP/FT測試方法、裝置、系統、電子設備和介質

在審

• 申請號: 202110390325.5
• 申請日: 2021-04-12
• 公開（公告）號: CN112924853A
• 公開（公告）日: 2021-06-08
• 發明（設計）人: 曹祥榮;唐偉;周潤;黃賽飛
• 申請（專利權）人: 湖南國科微電子股份有限公司
• 主分類號: G01R31/28
• 分類號: G01R31/28
• 代理公司: 北京集佳知識產權代理有限公司 11227
• 代理人: 豆貝貝

本申請公開了一種CP/FT測試方法，包括：根據SPI時序圖，生成測試激勵；將測試激勵通過SPI接口灌入測試芯片；獲取測試芯片在測試激勵下的輸出值；根據輸出值，確定測試芯片是否合格。該方法能夠大大節約測試時間，減少測試成本，避免了相關技術中采用串口協議進行CP/FT測試，由于傳輸頻率低，導致測試成本較大的缺陷。本申請同時還提供了一種CP/FT測試裝置、系統、電子設備和計算機可讀存儲介質，具有上述有益效果。

技術領域

本申請涉及CP/FT測試技術領域，特別涉及一種CP/FT測試方法、裝置、系統、電子設備和計算機可讀存儲介質。

背景技術

芯片在制造及封裝過程中，由于許多因素造成，并不是每顆芯片都是正確功能的電路。CP測試階段就是在芯片封裝前盡量把壞的芯片篩選出來，減少封裝費用，盡可能只選擇那些對良率影響較大的測試項，測試難度大，成本高但fail率不高的測試項，可放到FT階段再測試，這些項在CP階段測試意義不大，只會增加測試的成本；FT測試階段是在芯片封裝后，CP測試成功，但CP階段未進行的項進行測試。

相關技術中，采用基于串口協議更新芯片FT測試程序，由于串口協議最快的波特率為921600b/s，傳輸頻率還是KHz級別，速度非常的低，這對測試成本是一大沖擊，因為CP/FT的測試是按秒級收費的，測試時間長，測試成本增加，導致芯片總的生成成本加大，芯片利潤降低。

發明內容

本申請的目的是提供一種CP/FT測試方法，能夠大大節約測試時間，減少測試成本。其具體方案如下：

第一方面，本申請公開了一種CP/FT測試方法，包括：

根據SPI時序圖，生成測試激勵；

將所述測試激勵通過SPI接口灌入測試芯片；

獲取所述測試芯片在所述測試激勵下的輸出值；

根據所述輸出值，確定所述測試芯片是否合格。

可選的，獲取所述測試芯片在所述測試激勵下的輸出值，包括：

利用所述SPI接口解析所述測試激勵，確定所述測試芯片中進行測試的目標測試IP；

獲取所述目標測試IP的輸出值。

可選的，獲取所述目標測試IP的輸出值，包括：

測量所述目標測試IP對應引腳的輸出值，或讀取所述目標測試IP的寄存器的狀態值，將所述狀態值作為所述輸出值。

可選的，在根據SPI時序圖，生成測試激勵之前，還包括：

設置所述SPI接口的數據傳輸格式中每次讀寫的數據字節數等于所述目標測試IP的寄存器的比特數。

可選的，根據所述輸出值，確定所述測試芯片是否合格，包括：

將所述輸出值與所述測試激勵下的預設期望值進行比對；

若相同，則確定所述測試芯片合格；

若不相同，則確定所述測試芯片不合格。

第二方面，本申請公開了一種CP/FT測試裝置，包括：

生成模塊，用于根據SPI時序圖，生成測試激勵；

灌入模塊，用于將所述測試激勵通過SPI接口灌入測試芯片；

獲取模塊，用于獲取所述測試芯片在所述測試激勵下的輸出值；

確定模塊，用于根據所述輸出值，確定所述測試芯片是否合格。

可選的，所述獲取模塊，包括：