[發明專利]一種帶異步置位復位的CMOS混合型SR憶阻鎖存器電路

有效

• 申請號: 202110390108.6
• 申請日: 2021-04-12
• 公開（公告）號: CN112953498B
• 公開（公告）日: 2022-05-03
• 發明（設計）人: 林彌;陳俊杰;王旭亮;羅文瑤;韓琪
• 申請（專利權）人: 杭州電子科技大學
• 主分類號: H03K19/003
• 分類號: H03K19/003;H03K19/094
• 代理公司: 浙江永鼎律師事務所 33233
• 代理人: 陸永強

本發明公開了一種帶異步置位復位的CMOS混合型SR憶阻鎖存器電路，包括二個模塊：SR憶阻鎖存器模塊以及憶阻異步置位復位功能模塊。SR憶阻鎖存器模塊包括第一MOS管T₁、第二MOS管T₂、第三MOS管T₃、第四MOS管T₄、第五MOS管T₅、第六MOS管T₆、第一憶阻器M₁、第一反相器N₁和第二反相器N₂以及第一電阻R₁；憶阻異步置位復位功能模塊包括第二憶阻器M₂、第三憶阻器M₃、第四憶阻器M₄、第五憶阻器M₅以及第三反相器N₃；SR憶阻鎖存器模塊由憶阻器與CMOS混合構成，電路具有非易失性。憶阻異步置位復位功能模塊由憶阻器構成的與門和或門構建而成，利用憶阻邏輯門電路最大化簡化電路結構從而減少元器件數量。

技術領域

本發明屬于電路設計技術領域，涉及一種功能齊全的SR憶阻鎖存器電路，具體涉及一種帶異步置位復位的CMOS混合型SR憶阻鎖存器電路，實現電平觸發、具有非易失性的特點和異步置位復位功能。

背景技術

憶阻器最早于1971年被提出，作為新型器件已經獲得越來越多的關注。憶阻器具有非易失性和滯回等特性，利用這些特性可以將其應用于混沌電路、神經網絡、數字邏輯電路等領域，尤其是存儲電路，憶阻器的非易失特性在存儲電路的應用具有巨大的優勢，也取得了一系列的成果，例如數字電路基本觸發器等。但目前憶阻器在觸發器電路的設計，大部分還是基于傳統存儲電路進行改進，雖然用了憶阻器件，但整個電路的器件數并沒有很大程度的減少，憶阻器可使電路結構更加簡單的特性并未體現，電路復雜性帶來的功耗過大等問題還是存在，因此本發明充分利用憶阻器的特性，與CMOS晶體管結合，采用新的結構設計混合型憶阻存儲電路，拓展憶阻器在存儲電路中的應用，為憶阻器在數字邏輯電路中的設計指引道路。

發明內容

針對現在技術和研究成本上所存在的問題，本發明提供了一種帶異步置位復位的CMOS混合型SR憶阻鎖存器電路，由CMOS和憶阻器構成，其中憶阻器采用Biolek閾值型憶阻器模型，在設計上可對該模型的最大阻值R_off、最小阻值R_on、參數β(用于控制憶阻器模型的阻值變化速率)、閾值電壓V_t等關鍵參數進行直接調整。

本發明解決技術問題所采取的技術方案如下：