[發明專利]存儲器地址測試電路、方法、存儲器與電子設備

有效

• 申請號: 202110383149.2
• 申請日: 2021-04-09
• 公開（公告）號: CN112992251B
• 公開（公告）日: 2022-05-17
• 發明（設計）人: 曹洪坤
• 申請（專利權）人: 長鑫存儲技術有限公司
• 主分類號: G11C29/12
• 分類號: G11C29/12;G11C29/18
• 代理公司: 北京律智知識產權代理有限公司 11438
• 代理人: 孫寶海;袁禮君

本公開提供一種存儲器地址測試電路、方法、存儲器與電子設備。存儲器地址測試方法包括：對待測存儲器輸入地址測試指令，所述地址測試指令用于對所述待測存儲器的目標存儲單元進行讀或寫操作，所述地址測試指令至少包括所述目標存儲單元的邏輯地址的第一地址信息；讀取所述第一鎖存器的輸出端以得到第二地址信息；根據所述第二地址信息以及所述待測存儲器的行譯碼邏輯獲取第三地址信息；記錄所述第一地址信息與所述第三地址信息的對應關系。本公開實施例可以自動獲取軟件代碼地址、處理器輸出的邏輯地址與存儲器中存儲單元物理地址之間的映射關系，提高存儲器測試效率。

技術領域

本公開涉及集成電路測試技術領域，具體而言，涉及一種存儲器地址測試電路、方法、存儲器與電子設備。

背景技術

對存儲器進行運行測試時，需要使用軟件對存儲器的存儲單元進行讀寫測試，進而確定待測存儲器的每個存儲單元是否運行正常，在此過程中，需要了解軟件中的邏輯地址與存儲單元的實際物理地址之間的映射關系，以便在一個讀寫操作出現問題后，快速定位到出現問題的存儲單元，以供后續進行工程分析和改進。

在相關技術中，存儲器測量人員通常使用邏輯分析儀確定邏輯地址與待測存儲器的存儲單元的物理地址之間的映射關系，效率低下，需要大量的時間成本。而由于存儲器可用于連接不同的處理器，存儲器生產廠商也無法給出唯一的邏輯地址與物理地址之間的映射關系。

因此，如何迅速確定軟件系統邏輯地址與存儲器物理地址之間的映射關系成為本領域急需解決的一個難題。

需要說明的是，在上述背景技術部分公開的信息僅用于加強對本公開的背景的理解，因此可以包括不構成對本領域普通技術人員已知的現有技術的信息。

發明內容

本公開的目的在于提供一種存儲器地址測試電路、方法、存儲器與電子設備，用于至少在一定程度上克服由于相關技術的限制和缺陷而導致的存儲器地址測試效率低問題。

根據本公開的第一方面，提供一種存儲器地址測試電路，設置在存儲器中，包括：第一鎖存器，輸入端連接行地址鎖存器的輸入端，使能端連接行選通信號，輸出端連接第一引腳組，所述第一引腳組用于連接處理器。

在本公開的一種示例性實施例中，還包括：第二鎖存器，輸入端連接列地址鎖存器的輸入端，使能端連接列選通信號，輸入端連接第二引腳組，所述第二引腳組用于連接處理器。

根據本公開的第二方面，提供一種存儲器地址測試電路，其特征在于，設置在存儲器中，包括：第三鎖存器，輸入端連接行譯碼器的輸出端，使能端連接行選通信號，輸出端連接第一引腳組，所述第一引腳組用于連接處理器。

在本公開的一種示例性實施例中，還包括：第四鎖存器，輸入端連接列譯碼器的輸出端，使能端連接列選通信號，輸入端連接第二引腳組，所述第二引腳組用于連接處理器。

根據本公開的第三方面，提供一種存儲器地址測試方法，應用于存儲器地址測試電路，所述存儲器地址測試電路設置在待測存儲器內，包括第一鎖存器，所述第一鎖存器的輸入端連接所述待測存儲器的行譯碼器的輸入端，所述方法包括：對待測存儲器輸入地址測試指令，所述地址測試指令用于對所述待測存儲器的目標存儲單元進行讀或寫操作，所述地址測試指令至少包括所述目標存儲單元的邏輯地址的第一地址信息；讀取所述第一鎖存器的輸出端以得到第二地址信息；根據所述第二地址信息以及所述待測存儲器的行譯碼邏輯獲取第三地址信息；記錄所述第一地址信息與所述第三地址信息的對應關系。

在本公開的一種示例性實施例中，所述存儲器地址測試電路還包括第二鎖存器，所述第二鎖存器的輸入端連接所述待測存儲器的列譯碼器的輸入端，在所述地址測試指令用于對所述目標存儲單元進行寫操作時，所述地址測試指令包括本次寫入的第一數據信息，所述方法還包括：讀取所述第二鎖存器的輸出端以得到第二數據信息；根據所述第二數據信息以及所述待測存儲器的列譯碼邏輯獲取第三數據信息；記錄所述第一數據信息與所述第三數據信息的對應關系。