[發明專利]一種三態型量化的逐次逼近方法和逐次逼近模數轉換電路

有效

• 申請號: 202110382997.1
• 申請日: 2021-04-09
• 公開（公告）號: CN113437976B
• 公開（公告）日: 2023-04-28
• 發明（設計）人: 郭嘯峰;陳振騏;陳潤;陳勇剛
• 申請（專利權）人: 深圳市紐瑞芯科技有限公司
• 主分類號: H03M1/46
• 分類號: H03M1/46
• 代理公司: 北京清亦華知識產權代理事務所(普通合伙) 11201
• 代理人: 廖元秋

1.一種三態型量化的逐次逼近方法，其特征在于，該方法用于任意的0到1之間的模擬輸入差分信號和N位的逐次逼近，包括以下步驟：

1)對任意的0到1之間的模擬輸入信號第一次逐次逼近時，和量化線1/2做比較：

若該信號大于1/2+1/2^N+1區間，則記第一次逐次逼近狀態一；若該信號小于1/2-1/2^N+1區間，則記第一次逐次逼近狀態二；若該信號處于1/2±1/2^N+1區間內，則記第一次逐次逼近狀態三，同時表示信號的所在的區間已經找到，為區間1/2±1/2^N+1內，逼近過程結束；

若產生逐次逼近狀態一或狀態二，則轉步驟2)；

2)根據第一次逐次逼近的狀態進行第二次逐次逼近；若第一次逐次逼近結果為狀態一，信號繼續和3/4±1/2^N+1的區間比較，其比較的結果產生三種逼近狀態中的一種狀態；若第一次逐次逼近結果為狀態二，信號繼續和1/4±1/2^N+1的區間比較，其比較的結果產生三種逼近狀態中的一種狀態；

若產生逐次逼近為狀態三，則表示信號區間已經找到，為區間1/2±1/2^N+1內，逼近過程結束；若產生逐次逼近為狀態一或狀態二，則轉步驟3)；

3)以此類推到第N次逐次逼近，若某次逐次逼近比較過程中為狀態三，則逼近結束，信號的所在的區間已經找到。

2.一種實現如權利要求1所述方法的逐次逼近模數轉換電路，其特征在于，該電路由一個脈沖型時鐘發生器，一個無鎖存器的比較器，作為驅動器的第一和第二反相器，N組差分脈沖正反饋鎖存器結構的邏輯電路以及對應N組DAC電容所組成，每組所述差分脈沖正反饋鎖存器結構的邏輯電路包括由第一與門、第一NMOS管、第一PMOS管、第三反相器、第四反相器和第七反相器所組成的電路和由第二與門、第二NMOS管、第二PMOS管、第五反相器、第六反相器和第八反相器所組成的電路，其中所述由第一與門、第一NMOS管、第一PMOS管、第三反相器、第四反相器和第七反相器所組成的電路的連接方式與所述由第二與門、第二NMOS管、第二PMOS管、第五反相器、第六反相器和第八反相器所組成的電路的連接方式相同；所述逐次逼近模數轉換電路的連接關系為：所述比較器的差分輸入端分別接差分信號Vp和Vn，時鐘端接由脈沖型時鐘發生器產生的一個定時脈沖的比較時鐘CLK_CMP，兩個差分比較輸出端Tn和Tp分別接第一反相器的輸入端和第二反相器的輸入端，第一反相器的輸出端接第一與門的輸入，第二反相器的輸出端接第二與門的輸入，第一與門和第二與門的另一個輸入接邏輯電路時鐘CLK_LOGICx，x為1到N之中任意一個數，第一與門的輸出端接第一NMOS管的柵端，第二與門的輸出端接第二NMOS管的柵端，第一NMOS管的源端和第二NMOS管的源端接地，第一PMOS管的源端和第二PMOS管的源端接電源，復位信號RST分別接第一PMOS管和第二PMOS管的柵端，第一PMOS管的漏端接第一NMOS管的漏端并同時輸出到第三反相器的輸入端，第二PMOS管的漏端接第二NMOS管的漏端并同時輸出到第五反相器的輸入端，第三反相器的輸出端分別接第四、第七反相器的輸入端，第五反相器的輸出端分別接第六、第八反相器的輸入端，同時第四反相器的輸出端接第三反相器的輸入端，第六反相器的輸出端接第五反相器的輸入端；第七反相器和第八反相器的電源和地端分別接參考正電壓Vrefp和參考電壓Vrefn，第七反相器的輸出端輸出數字碼DPx接第一電容的下極板，第八反相器的輸出端輸出數字碼DNx接第二電容的下極板，第一電容和第二電容的上極板分別接Vp和Vn，第一電容和第二電容組成DAC電容陣列中的一個差分單元。