[發明專利]薄膜晶體管及制備方法、陣列基板及制備方法、顯示裝置

有效

• 申請號: 202110378794.5
• 申請日: 2021-04-08
• 公開（公告）號: CN113113475B
• 公開（公告）日: 2023-06-02
• 發明（設計）人: 汪濤;高錦成;錢海蛟;陳亮;趙立星;劉澤旭;張瑞鋒;毛金翔;張冠永;陸文濤;姜濤
• 申請（專利權）人: 合肥京東方顯示技術有限公司;京東方科技集團股份有限公司
• 主分類號: H01L29/08
• 分類號: H01L29/08;H01L29/786;H01L27/12;H01L21/336;H01L21/77;G02F1/1362;G02F1/1368
• 代理公司: 北京安信方達知識產權代理有限公司 11262
• 代理人: 解婷婷;曲鵬

1.一種薄膜晶體管制備方法，其特征在于，包括：

在基底上形成柵電極、柵絕緣層、有源層、摻雜層和源漏電極層，其中所述柵絕緣層、有源層、摻雜層和源漏電極層通過同一次圖案化工藝形成，包括：在形成柵電極的基底上依次形成第一絕緣薄膜、半導體薄膜、第一摻雜層和金屬薄膜；

涂覆光刻膠，采用掩膜版對所述光刻膠進行曝光，顯影后形成第一區域、第二區域和第三區域，所述第一區域的光刻膠被完全去除，所述第二區域的光刻膠具有第一厚度，所述第三區域的光刻膠具有第二厚度，所述第一厚度大于所述第二厚度；

通過第一次刻蝕工藝刻蝕掉所述第一區域的金屬薄膜，暴露出第一摻雜層；

通過重摻雜工藝使在平行于基底方向上位于所述金屬薄膜外側的半導體薄膜轉化為第二摻雜層，所述第二摻雜層與所述第一摻雜層形成所述摻雜層，所述摻雜層包裹半導體薄膜；

通過第二次刻蝕工藝刻蝕掉所述第三區域中的金屬薄膜，形成包括源電極的源電極區、溝道區和包括漏電極的漏電極區；

通過第三次刻蝕工藝刻蝕掉所述第三區域中的摻雜層，形成位于所述源電極區的源極摻雜層，以及位于所述漏電極區的漏極摻雜層；

所述源漏電極層包括源電極和漏電極，在平行基底方向上，所述薄膜晶體管包括源電極區、溝道區和漏電極區，所述摻雜層包括位于所述源電極區的源極摻雜層，以及位于所述漏電極區的漏極摻雜層，在所述源電極區，所述源極摻雜層在基底的正投影大于所述有源層在基底的正投影；在所述漏電極區，所述漏極摻雜層在基底的正投影大于所述有源層在基底的正投影；所述源極摻雜層鄰近漏極摻雜層的一端設置在有源層上，另一端設置在柵絕緣層上，所述漏極摻雜層鄰近源極摻雜層的一端設置在有源層上，另一端設置在柵絕緣層上。

2.根據權利要求1所述的薄膜晶體管制備方法，其特征在于，在重摻雜工藝之前，所述制備方法還包括：通過光刻膠灰化工藝刻蝕掉第三區域的光刻膠，使所述光刻膠在基底的正投影小于或等于金屬薄膜在基底上的正投影。

3.根據權利要求1所述的薄膜晶體管制備方法，其特征在于，所述重摻雜工藝為離子注入方式，離子注入氣體是磷化氫PH3，注入量是10¹⁴-10¹⁵ion/cm²。

4.一種薄膜晶體管，其特征在于，采用如權利要求1至3任一所述的薄膜晶體管制備方法制得；所述薄膜晶體管包括依次設置在基底上的柵電極、柵絕緣層、有源層、摻雜層和源漏電極層，其中所述柵絕緣層、有源層、摻雜層和源漏電極層通過同一次圖案化工藝形成，所述源漏電極層包括源電極和漏電極，在平行基底方向上，所述薄膜晶體管包括源電極區、溝道區和漏電極區，所述摻雜層包括位于所述源電極區的源極摻雜層，以及位于所述漏電極區的漏極摻雜層，在所述源電極區，所述源極摻雜層在基底的正投影大于所述有源層在基底的正投影；在所述漏電極區，所述漏極摻雜層在基底的正投影大于所述有源層在基底的正投影。

5.根據權利要求4所述的薄膜晶體管，其特征在于，

所述摻雜層為N型重摻雜非晶硅或P型重摻雜非晶硅。

6.一種陣列基板，其特征在于，包括：設置在基底上的陣列結構層，所述陣列結構層包括由多條柵線和多條數據線交叉限定出的多個子像素，至少一個子像素內設置有薄膜晶體管，所述薄膜晶體管采用如權利要求4或5所述的薄膜晶體管；所述薄膜晶體管包括依次設置在基底上的柵電極、柵絕緣層、有源層、摻雜層和源漏電極層，其中所述柵絕緣層、有源層、摻雜層和源漏電極層通過同一次圖案化工藝形成，所述源漏電極層包括源電極和漏電極，在平行基底方向上，所述薄膜晶體管包括源電極區、溝道區和漏電極區，所述摻雜層包括位于所述源電極區的源極摻雜層以及位于所述漏電極區的漏極摻雜層，在所述源電極區，所述源極摻雜層在基底的正投影大于所述有源層在基底的正投影，在所述漏電極區，所述漏極摻雜層在基底的正投影大于所述有源層在基底的正投影；所述數據線與所述源漏電極同層設置，所述摻雜層在基底上的正投影大于所述數據線在基底上的正投影。