[發明專利]半導體結構及其形成方法

有效

• 申請號: 202110374509.2
• 申請日: 2021-04-07
• 公開（公告）號: CN112951829B
• 公開（公告）日: 2022-10-14
• 發明（設計）人: 華文宇;余興
• 申請（專利權）人: 芯盟科技有限公司
• 主分類號: H01L27/108
• 分類號: H01L27/108;H01L21/8242
• 代理公司: 北京集佳知識產權代理有限公司 11227
• 代理人: 徐文欣

一種半導體結構及其形成方法，其中，半導體結構包括：第一襯底，所述第一襯底包括第一面和第二面，所述第一襯底包括若干有源區，若干所述有源區沿第一方向排列并平行于第二方向；位于所述第一襯底內的多個字線柵結構，多個所述字線柵結構沿第一方向貫穿若干所述有源區；位于所述有源區內的多個第一摻雜區，所述第一面暴露所述第一摻雜區，各字線柵結構的兩側分別具有1個第一摻雜區；位于所述有源區內的多個第二摻雜區，所述第二面暴露所述第二摻雜區；位于所述第一面上的若干位線，每個位線與1個有源區上的第一摻雜區電連接；位于所述第二面上的多個電容，每個電容與1個第二摻雜區電連接。所述半導體結構能夠使存儲器的集成度高且性能好。

技術領域

本發明涉及半導體制造領域，尤其涉及一種半導體結構及其形成方法。

背景技術

隨著現今科技快速的發展，半導體存儲器被廣泛地應用于電子裝置中。動態隨機存取存儲器(dynamic random access memory，DRAM)屬于一種揮發性存儲器，對于儲存大量數據的應用而言，動態隨機存取存儲器是最常被利用的解決方案。

通常，動態隨機存取存儲器是由多個存儲單元構成，每一個存儲單元主要是由一個晶體管與一個由晶體管所操控的電容所構成，且每一個存儲單元通過字線與位線彼此電連接。

然而，現有的存儲單元中，由于晶體管的溝道方向是沿著襯底表面的方向，因此，一方面，晶體管中的溝道以及溝道兩側的源/漏占用對襯底表面的占用面積非常大，導致存儲器的集成度低，另一方面，通常一個溝道對應一個電容，導致寫入數據時的電流小、性能差。

發明內容

本發明解決的技術問題是提供一種半導體結構及其形成方法，以使存儲器的集成度高且性能好。

為解決上述技術問題，本發明的技術方案提供一種半導體結構，包括：第一襯底，所述第一襯底包括相對的第一面和第二面，所述第一襯底包括相互分立的若干有源區，若干所述有源區沿第一方向排列并平行于第二方向，所述第一方向和第二方向互相垂直；位于所述第一襯底內的多個字線柵結構，多個所述字線柵結構沿第二方向排列，并且，多個所述字線柵結構沿第一方向貫穿若干所述有源區；位于所述有源區內的多個第一摻雜區，所述第一面暴露所述第一摻雜區，所述第一摻雜區沿第二方向排列，各字線柵結構的兩側分別具有1個第一摻雜區；位于所述有源區內的多個第二摻雜區，多個第二摻雜區之間相互分立，所述第二面暴露所述第二摻雜區，并且，所述有源區內的字線柵結構在第二面的投影，與所述第二摻雜區在所述第二面的投影至少部分重合；位于所述第一面上的若干位線，每個位線與1個有源區上的第一摻雜區電連接；位于所述第二面上的多個電容，每個電容與1個第二摻雜區電連接。

可選的，還包括：多個電容導電結構，每個電容導電結構分別與1個電容、以及1個第二摻雜區連接。

可選的，還包括：所述電容在第二面上的投影與所述第二摻雜區至少部分重合。

可選的，還包括：位于每個第一摻雜區上的第一導電結構，每個位線與1個有源區上的第一導電結構連接。

可選的，還包括：與第一襯底鍵合的第二襯底，所述第二襯底表面朝向第一面。

可選的，所述第二襯底內具有邏輯電路，所述邏輯電路分別與所述字線柵結構和位線電連接。

可選的，還包括：位于相鄰的有源區之間的第一隔離結構，所述第一隔離結構間隔開相鄰的有源區。

可選的，還包括：位于有源區內的多個第二隔離結構，所述第二面暴露所述第二隔離結構表面，所述第二隔離結構沿第一方向貫穿所述有源區，并且，在所述第二方向上，相鄰的字線柵結構之間具有所述第二隔離結構，在所述第二面的法線方向上，所述第二隔離結構的厚度大于第二摻雜區的深度。

可選的，所述字線柵結構包括：柵極、以及位于所述柵極和第一襯底之間的柵介質層。