[發明專利]半導體存儲器器件、處理系統以及電力控制電路

在審

• 申請號: 202110370909.6
• 申請日: 2021-04-07
• 公開（公告）號: CN114255790A
• 公開（公告）日: 2022-03-29
• 發明（設計）人: 金昌鉉
• 申請（專利權）人: 愛思開海力士有限公司
• 主分類號: G11C5/14
• 分類號: G11C5/14
• 代理公司: 北京市金杜律師事務所 11256
• 代理人: 黃倩

1.一種半導體存儲器器件，包括分別被分配標識符的多個存儲器單元，所述半導體存儲器器件包括：

第一電路，包括第一電力端子和第二電力端子；

第二電路，包括第三電力端子和第四電力端子；以及

電力控制電路，被配置為基于所述標識符將第一電力電壓或接地電壓施加到所述第一電力端子，并且將所述接地電壓施加到所述第二電力端子。

2.根據權利要求1所述的半導體存儲器器件，其中所述半導體存儲器器件被堆疊在至少一個其它半導體存儲器器件上，以形成堆疊的芯片封裝。

3.根據權利要求2所述的半導體存儲器器件，其中當所述半導體存儲器器件具有所述堆疊的芯片封裝時，所述電力控制電路被配置為基于激活的堆疊使能信號和所述標識符，控制被施加到所述第一電力端子的電壓。

4.根據權利要求2所述的半導體存儲器器件，其中當所述半導體存儲器器件被布置在所述堆疊的芯片封裝的最下層處時，所述電力控制電路將所述第一電力電壓施加到所述第一電力端子。

5.根據權利要求2所述的半導體存儲器器件，其中當所述半導體存儲器器件被布置在所述堆疊的芯片封裝中的、除所述堆疊的芯片封裝的最下層的位置之外的位置處時，所述電力控制電路將所述接地電壓施加到所述第一電力端子。

6.根據權利要求1所述的半導體存儲器器件，其中所述第一電路包括緩沖電路和命令解碼器中的至少一項。

7.一種處理系統，包括：

基底管芯；以及

至少一個核心管芯，被堆疊在所述基底管芯上并且通過連接過孔被耦合到所述基底管芯，所述核心管芯包括分別被分配標識符的多個存儲器單元，

其中所述核心管芯包括：

第一電路，包括第一電力端子和第二電力端子；

第二電路，包括第三電力端子和第四電力端子；以及

電力控制電路，被配置為基于所述標識符將第一電力電壓或接地電壓施加到所述第一電力端子，并且將所述接地電壓施加到所述第二電力端子。

8.根據權利要求7所述的處理系統，其中所述核心管芯包括被直接地堆疊在所述基底管芯上的主核心管芯，并且所述電力控制電路將所述第一電力電壓施加到所述主核心管芯的所述第一電力端子。

9.根據權利要求7所述的處理系統，其中所述核心管芯包括被直接地堆疊在所述基底管芯上的主核心管芯以及堆疊在所述主核心管芯上的至少一個從核心管芯，并且所述電力控制電路將所述接地電壓施加到所述從核心管芯的所述第一電力端子。

10.根據權利要求7所述的處理系統，還包括：

接口襯底，所述基底管芯被安裝在所述接口襯底上；以及

存儲器主機，被安裝在所述接口襯底上以控制所述基底管芯。

11.一種處理系統，包括：

基底管芯；以及

堆疊結構，被堆疊在所述基底管芯上并且通過連接過孔被耦合到所述基底管芯，所述堆疊結構包括分別被分配標識符的多個存儲器單元，

其中所述堆疊結構包括：

主核心管芯，被直接地堆疊在所述基底管芯上，所述主核心管芯包括第一電路和第二電路，所述第一電路的第一電力端子被配置為接收第一電力電壓，所述第一電路的第二電力端子被配置為接收接地電壓，所述第二電路的第三電力端子被配置為接收第二電力電壓，以及所述第二電路的第四電力端子被配置為接收接地電壓；以及

至少一個從核心管芯，被堆疊在所述主核心管芯上或所述主核心管芯之上，所述從核心管芯包括第一電路和第二電路，所述第一電路的第一電力端子被配置為接收接地電壓，所述第一電路的第二電力端子被配置為接收第一電力電壓，所述第二電路的第三電力端子被配置為接收第二電力電壓，以及所述第二電路的第四電力端子被配置為接收接地電壓。