[發明專利]制品、集成電路及其制造方法

在審

• 申請號: 202110370693.3
• 申請日: 2021-04-07
• 公開（公告）號: CN113540033A
• 公開（公告）日: 2021-10-22
• 發明（設計）人: 李雙辰;牛迪民;韓偉;王雨豪;鄭宏忠
• 申請（專利權）人: 阿里巴巴集團控股有限公司
• 主分類號: H01L23/538
• 分類號: H01L23/538;H01L25/065;H01L25/18;H01L21/768
• 代理公司: 北京三友知識產權代理有限公司 11127
• 代理人: 劉愛勤;王小東

本發明涉及一種制品、集成電路及其制造方法。芯片或集成電路包括具有第一器件和第二器件的層。劃線位于第一器件與第二器件之間并且將第一器件與第二器件分隔開。導電連接部橫跨劃線并且聯接至第一器件和第二器件，從而連接第一器件和第二器件。

技術領域

本公開涉及一種制品、一種集成電路及一種制造集成電路的方法。

背景技術

圖1例示了在堆疊芯片的制造中使用的常規結構100。例如，結構100包括：第一層，該第一層包括多個處理元件(PE)102和鄰接的金屬層104；以及第二層，該第二層包括聯接至鄰接的金屬層108的相同數量的存儲元件(memory element)(ME)106。第一層和第二層通過例如混合鍵合(hybrid bonding)層110彼此鍵合。

相鄰的處理元件102中的各對相鄰的處理元件通過各自的劃線112彼此分隔開，并且相鄰的存儲元件106中的各對相鄰的存儲元件通過各自的劃線114彼此分隔開。作為制造工藝的一部分，沿著劃線112和劃線114切割結構100，以產生獨立的單元(例如，獨立的堆疊芯片)，芯片中的各個芯片由單個塊組成，該單個塊包括處理元件102之一和存儲元件106之一。這已知為基于塊的設計。

劃線112和劃線114的一個目的是保護處理元件102和存儲元件106中的電路和其它部件在切割工藝期間不受損壞。因此，被劃線112和劃線114占據的區域不包含連接至處理元件102或存儲元件106的布線或其它部件。因此，各個處理元件102與其相鄰的處理元件隔離開，并且類似地，各個存儲元件106與其相鄰的存儲元件隔離開。

每個芯片包括一個塊(單個處理元件和單個存儲元件)的芯片在諸如電信器件的器件中很有用。還存在需要比由單塊芯片提供的計算和存儲資源更大的計算和存儲資源的其它更復雜的應用(例如，數據中心)。在那些更復雜的應用中，每個芯片包括超過一個塊的更大芯片將是有利的。然而，如上所述，在彼此隔離開的獨立的塊之間不可能進行塊間通信。因此，每個芯片包括單個塊的基于塊的設計無法輕松擴展到需要更大芯片的應用。

發明內容

根據本發明的實施方式提供了針對上述問題的解決方案。根據本發明的實施方式涉及更大的多塊芯片，該更大的多塊芯片包括允許在劃線周圍或繞過劃線并因此在塊之間進行通信的特征。根據本發明的實施方式還涉及允許將基于塊的堆疊芯片擴展到更大的多塊芯片的制造工藝。

在實施方式中，堆疊芯片或集成電路包括第一層，所述第一層包括第一器件和第二器件。例如，所述第一器件可以是處理元件，并且所述第二器件可以是處理元件。第一劃線位于所述第一器件與所述第二器件之間并且將所述第一器件與所述第二器件分隔開。導電連接部(connection)(塊間連接部)橫跨(traverse)所述劃線并且聯接至所述第一器件和所述第二器件。

在實施方式中，所述堆疊芯片或集成電路還包括第二層，所述第二層包括第三器件和第四器件。例如，所述第三器件可以是存儲元件，并且所述第四器件可以是存儲元件。混合鍵合層位于所述第一層與所述第二層之間。第二劃線位于所述第三器件與所述第四器件之間并且將所述第三器件與所述第四器件分隔開。在這些實施方式中，所述塊間連接部位于所述第一層與所述第二層之間。

在一實施方式中，所述塊間連接部是利用片上網絡(NOC)互連架構層實現的。在另一實施方式中，所述塊間連接部是利用后道工序(BEOL)層實現的。在又一實施方式中，所述塊間連接部是利用重新分布層(RDL)實現的。在再一實施方式中，所述塊間連接部位于所述混合鍵合層與所述第二層之間，并且是利用層(例如，NOC互連架構層或BEOL層)并且還使用所述混合鍵合層實現的。