[發(fā)明專利]工藝優(yōu)化的功率半導(dǎo)體器件及其制造方法

在審

• 申請(qǐng)?zhí)枺?/td>: 202110363338.3
• 申請(qǐng)日: 2021-04-02
• 公開（公告）號(hào): CN112928167A
• 公開（公告）日: 2021-06-08
• 發(fā)明（設(shè)計(jì)）人: 陳龍
• 申請(qǐng)（專利權(quán)）人: 杭州宏晟微電子有限公司
• 主分類號(hào): H01L29/78
• 分類號(hào): H01L29/78;H01L29/423;H01L29/06;H01L21/336
• 代理公司: 無(wú)錫派爾特知識(shí)產(chǎn)權(quán)代理事務(wù)所(普通合伙) 32340
• 代理人: 楊立秋

1.工藝優(yōu)化的功率半導(dǎo)體器件的制造方法，其特征在于：方法步驟如下：

S1：以具有特定摻雜類型的半導(dǎo)體襯底為原料，在襯底上形成外延層，并在外延層上開設(shè)一定寬度和深度的溝槽；

S2：在外延層的表面和溝槽內(nèi)依次設(shè)置第一介質(zhì)層和第二介質(zhì)層；

S3：采用化學(xué)機(jī)械平面化的方法去除外延層的表面和溝槽頂部的第二介質(zhì)層；

S4：采用濕法或干法刻蝕去除外延層表面和溝槽頂部的第一介質(zhì)層，形成第一凹槽結(jié)構(gòu)；

S5：采用濕法或干法刻蝕去除溝槽內(nèi)的第二介質(zhì)層，形成第二凹槽結(jié)構(gòu)；

S6：在第二凹槽靠外延層側(cè)壁上采用熱氧化工藝進(jìn)行柵氧氧化，使得第二凹槽中形成導(dǎo)電材料；

S7：選擇性去除溝槽中的導(dǎo)電材料，并使得導(dǎo)電材料分離一定的距離形成第三凹槽和第四凹槽；

S8：采用熱氧化或化學(xué)氣相沉積CVD方法，在第三凹槽和第四凹槽中填充第三介質(zhì)層；

S9：選擇合適的摻雜劑，采用多次離子注入的方法形成不同類型的摻雜區(qū)，然后進(jìn)行熱退火以激活雜質(zhì)，形成器件的體內(nèi)摻雜區(qū)以及需要的PN結(jié)等器件結(jié)構(gòu)；

S10：采用化學(xué)氣相沉積CVD的方法在外延層表面和溝槽頂部形成第四介質(zhì)層，并采用光刻、刻蝕工藝選擇性形成接觸孔，進(jìn)行接觸孔注入；

S11：采用MOCVD、PVD等工藝電極Ti、TiN、W、AL、ALSI、ALCU、ALSICU等金屬材料中的或多種組合填充接觸孔，再采用光刻、刻蝕工藝形成金屬電極。

2.根據(jù)權(quán)利要求1所述的工藝優(yōu)化的功率半導(dǎo)體器件的制造方法，其特征在于：在步驟S1中，所述半導(dǎo)體襯底的材料為III-V族半導(dǎo)體GaAs、InP、GaN、SiC以及IV族半導(dǎo)體Si、Ge，所述半導(dǎo)體襯底為摻雜成N型的單晶硅襯底，所述外延層為摻雜成N型的單晶硅外延，所述溝槽的深度與寬度之比小于10?。

3.根據(jù)權(quán)利要求1所述的工藝優(yōu)化的功率半導(dǎo)體器件的制造方法，其特征在于：在步驟S2中，采用熱氧化或化學(xué)氣相沉積CVD的方式來形成第一介質(zhì)層，熱氧化包括水熱氧化HTO或選擇性反應(yīng)氧化SRO，化學(xué)氣相沉積CVD包括低壓化學(xué)氣相沉積LPCVD或次大氣壓化學(xué)氣相沉積SACVD，所述第二介質(zhì)層由氮化硅、氮氧化硅、多晶、非晶中一種或多種組成，所述第二介質(zhì)層的厚度大于等于10A。

4.根據(jù)權(quán)利要求1所述的工藝優(yōu)化的功率半導(dǎo)體器件的制造方法，其特征在于：在步驟S4中，采用濕法時(shí)，根據(jù)濕法腐蝕的特性，使得溝槽頂部的第一介質(zhì)層會(huì)靠近外延側(cè)壁一側(cè)形成弧形結(jié)構(gòu)。

5.根據(jù)權(quán)利要求1所述的工藝優(yōu)化的功率半導(dǎo)體器件的制造方法，其特征在于：在步驟S5中，采用濕法或干法刻蝕，使溝槽中所有第二介質(zhì)層全部去除，保留S4中形成的第一介質(zhì)層形貌，形成外延表面、溝槽頂部弧形側(cè)壁裸露的第二凹槽結(jié)構(gòu)，當(dāng)?shù)诙疾坌纬珊螅罄m(xù)多晶需要填充的區(qū)域縱寬比小于溝槽的縱寬比。

6.根據(jù)權(quán)利要求1所述的工藝優(yōu)化的功率半導(dǎo)體器件的制造方法，其特征在于：在步驟S6中，柵氧的厚度為50?~2000?，所述第二凹槽靠外延側(cè)壁會(huì)出現(xiàn)弧形結(jié)構(gòu)，使得溝槽側(cè)壁底部的厚度與其他區(qū)域的厚度一致，所述導(dǎo)電材料由原位摻雜的多晶硅組成，沉積溫度為500℃~800℃，方塊電阻為3~20Ω，厚度為1000?~20000?，所述導(dǎo)電材料在所述溝槽內(nèi)的填充無(wú)縫隙。

7.根據(jù)權(quán)利要求1所述的工藝優(yōu)化的功率半導(dǎo)體器件的制造方法，其特征在于：在步驟S7中，所述第三凹槽對(duì)應(yīng)分裂柵功率器件的屏蔽多晶區(qū)域，需要保留溝槽中間的導(dǎo)電材料并去除兩側(cè)導(dǎo)電材料，去除導(dǎo)電材料的區(qū)域后續(xù)需要填充介質(zhì)層，所述第四凹槽對(duì)應(yīng)原胞區(qū)結(jié)構(gòu)，通過選擇性刻蝕手段保留溝槽頂部?jī)蓚?cè)的導(dǎo)電材料作為分裂柵功率器件的柵極，并自上而下去除溝槽的中間區(qū)域的導(dǎo)電材料使導(dǎo)電材料分離成屏蔽多晶和柵極多晶的兩段。

8.根據(jù)權(quán)利要求1所述的工藝優(yōu)化的功率半導(dǎo)體器件的制造方法，其特征在于：在步驟S8中，熱氧化包括水熱氧化HTO或選擇性反應(yīng)氧化SRO，化學(xué)氣相沉積CVD包括低壓化學(xué)氣相沉積LPCVD或次大氣壓化學(xué)氣相沉積SACVD。