[發明專利]版圖結構及芯片的測試方法

在審

• 申請號: 202110354882.1
• 申請日: 2021-03-30
• 公開（公告）號: CN113097205A
• 公開（公告）日: 2021-07-09
• 發明（設計）人: 張黎
• 申請（專利權）人: 上海華力微電子有限公司
• 主分類號: H01L27/02
• 分類號: H01L27/02;H01L21/66;G01R31/28;G01R1/073;G01R1/04
• 代理公司: 上海思微知識產權代理事務所(普通合伙) 31237
• 代理人: 周耀君

1.一種版圖結構，其特征在于，包括第1個至第N個測試芯片版圖，每個所述測試芯片版圖均具有測試區域以及位于所述測試區域外的空白區域；

第2個至第N個所述測試芯片版圖均位于第1個所述測試芯片版圖的空白區域內，或者，第i個所述測試芯片版圖位于第i-1個所述測試芯片版圖的空白區域內，其中，N≥1，1≤i≤N。

2.如權利要求1所述的版圖結構，其特征在于，所述測試區域包括器件區域、導電連接線區域及引腳區域，所述引腳區域圍繞所述器件區域，所述導電連接線區域位于所述器件區域與所述引腳區域之間，所述空白區域為位于所述器件區域、所述引腳區域及所述導電連接線區域之外的區域。

3.如權利要求2所述的版圖結構，其特征在于，所述引腳區域內具有多個引腳圖案，所述導電連接線區域內具有多個導電連接線圖案，所述引腳圖案通過對應的所述導電連接線圖案與所述器件區域連接。

4.如權利要求2或3所述的版圖結構，其特征在于，第1個所述測試芯片版圖的器件區域位于所述版圖結構的中心位置，第1個所述測試芯片版圖的引腳區域位于所述版圖結構的邊緣位置，第2個至第N個所述測試芯片版圖沿第1個所述測試芯片版圖的器件區域的外周周向分布。

5.如權利要求1所述的版圖結構，其特征在于，第1個所述測試芯片版圖的器件區域位于所述版圖結構的中心位置的一側，第1個所述測試芯片版圖的引腳區域位于所述版圖結構的邊緣位置，第2個至第N個所述測試芯片版圖位于所述版圖結構的中心位置的另一側。

6.如權利要求1所述的版圖結構，其特征在于，第2個至第N個所述測試芯片版圖均相同。

7.如權利要求1所述的版圖結構，其特征在于，第1個至第N個所述測試芯片版圖對應的測試芯片的工藝制程均相同。

8.如權利要求1所述的版圖結構，其特征在于，第1個至第N個所述測試芯片版圖對應的測試芯片在金屬化過程中形成的互聯線的層數相同。

9.一種芯片的測試方法，其特征在于，包括：

根據權利要求1-8中任一項所述版圖結構制備出一測試器件，所述測試器件具有與第1個至第N個測試芯片版圖對應的第1個至第N個測試芯片；

提供測試針卡，所述測試針卡包括第1個探針組至第N個探針組；

將第1個至第N個所述探針組與第1個至第N個所述測試芯片接觸，以同時對第1個至第N個所述測試芯片進行測試。

10.一種芯片的測試方法，其特征在于，包括：

根據權利要求1-8中任一項所述版圖結構制備出一測試器件，所述測試器件具有與第1個至第N個測試芯片版圖對應的第1個至第N個測試芯片；

切割所述測試器件以將第1個至第N個所述測試芯片分離；

提供第1個至第N個測試針卡，分別將所述第1個至第N個所述測試針卡與第1個至第N個所述測試芯片對應接觸，以分別對所述第1個至第N個所述測試芯片進行測試。