[發明專利]微納射頻器件及其制備方法

有效

• 申請號: 202110353170.8
• 申請日: 2021-03-31
• 公開（公告）號: CN113086943B
• 公開（公告）日: 2022-05-24
• 發明（設計）人: 陳澤基;楊晉玲;袁泉;劉文立;楊富華
• 申請（專利權）人: 中國科學院半導體研究所
• 主分類號: B81C1/00
• 分類號: B81C1/00;B81C3/00;B81B7/00;B81B7/02
• 代理公司: 中科專利商標代理有限責任公司 11021
• 代理人: 周天宇

一種微納射頻器件及制備方法，方法包括：在SOI片上生長隔離層；圖形化隔離層，以在SOI片上形成諧振單元、電極引線、信號屏蔽層及封裝環；在諧振單元的側壁生長微納級間隔層；去除電極引線、信號屏蔽層及封裝環表面的隔離層，在SOI表面生長一層導電層，對導電層圖形化，保留電極引線、信號屏蔽層、封裝環部分上的導電層，以及在諧振單元與電極引線之間形成輸入電極及輸出電極；去除諧振單元表面的隔離層及SOI片上正對諧振單元的絕緣層。該方法可在微納射頻器件諧振單元側壁制備微納級間隔層，進而實現微納級電容間隙，突破微納射頻器件機電轉換效率低、驅動電壓高等技術瓶頸，且制備垂直引線結構，可實現低寄生、小尺寸封裝。

技術領域

本公開涉及射頻微微納機電系統領域，尤其涉及一種微納射頻器件及其制備方法。

背景技術

MEMS諧振器采用的轉能方式主要包括壓電轉換和靜電轉換。其中，壓電式諧振器具有低動態阻抗，易于實現高頻率，但壓電材料本征損耗大，Q值不夠高，且壓電薄膜加工難度較大。靜電式諧振器主要基于硅材料，利用電極與諧振子形成平行板電容，通過靜電力驅動器件振動，具有Q值高，與CMOS工藝兼容性良好等優勢，在實現全硅集成的單片射頻前端系統方面具有廣闊的應用前景。然而，現有高Q值諧振器大多在低頻范圍，且制備過程中器件和電極經同版刻蝕形成，電容間隙受限于光刻精度難以進一步縮小，因此機電轉換效率低，動態電阻大，信號容易被噪聲淹沒或扭曲，Q值下降，對后端電路增益需求苛刻。此外，器件所需驅動電壓大，在后端電路中需配置升壓模塊，導致系統的復雜度和功耗上升。

隨著未來無線通信系統的高頻需求日益提升，開發高頻高Q值的新型諧振器備受期待，然而，高頻器件的剛度進一步提高，驅動難度大幅提升，僅憑現有技術難以實現，因此，亟待開發可有效縮小電容換能間隙，抑制寄生效應的微納射頻器件制備方法，從而降低驅動電壓，提升器件信號強度。

國內外對此開展了初步的探索，開發了基于多層薄膜生長的微納制備工藝。然而，多步薄膜沉積存在制備周期長、成本高等不足，器件層要求薄膜應力低、導電性好、缺陷少，對多膜間的應力匹配要求嚴苛，致使工藝難度大、成品率較低。此外，多版套刻會導致誤差積累，影響加工精度。因此，迫切需要在保證器件良好機械與電學性能的同時，簡化工藝流程，縮短制備周期，提高加工精度，實現高成品率。

此外，器件制備完成后通常需要高真空氣密性封裝以避免外界顆粒和污染對器件的破壞，同時為器件提供低阻尼的工作環境。然而，射頻器件的小尺寸封裝依然是目前的技術瓶頸。低成本、工藝簡單的平面封裝工藝占用空間大，而三維封裝結構隨尺寸較小，但通孔間存在的明顯寄生效應和耦合噪聲，會嚴重干擾信號，扭曲頻譜。因此，開發小尺寸、低寄生的封裝工藝備受期待。

發明內容

(一)要解決的技術問題

針對于現有技術問題，本公開提出一種微納射頻器件及其制備方法，用于至少部分解決上述技術問題。

(二)技術方案

本公開一方面提供一種微納射頻器件的制備方法，包括：在SOI片上生長隔離層；圖形化所述隔離層，以在所述SOI片上形成諧振單元、電極引線、信號屏蔽層及封裝環；在所述諧振單元的側壁生長微納級間隔層；去除所述電極引線、所述信號屏蔽層及所述封裝環表面的隔離層，在所述SOI的整個表面生長一層導電層，對所述導電層圖形化，保留所述電極引線、所述信號屏蔽層、所述封裝環部分的導電層，并在所述諧振單元與電極引線之間形成輸入電極及輸出電極；其中，所述電極引線、所述信號屏蔽層、所述封裝環部分的導電層用于傳輸電信號；去除所述諧振單元表面的隔離層及所述SOI片上正對所述諧振單元的絕緣層。

可選地，所述方法還包括：制備封裝蓋片，包括：在基片上制備垂直傳輸線；在所述垂直傳輸線周圍溝槽內填充絕緣材料形成同軸屏蔽層；對所述基片的兩側進行打磨，直至所述兩側均顯露所述垂直傳輸線及所述同軸屏蔽層；對所述基片的一面進行刻蝕，以在形成封裝空腔，其中，所述垂直傳輸線位于所述封裝空腔的外圍。