[發明專利]微納射頻器件及其制備方法

有效

• 申請號: 202110353170.8
• 申請日: 2021-03-31
• 公開（公告）號: CN113086943B
• 公開（公告）日: 2022-05-24
• 發明（設計）人: 陳澤基;楊晉玲;袁泉;劉文立;楊富華
• 申請（專利權）人: 中國科學院半導體研究所
• 主分類號: B81C1/00
• 分類號: B81C1/00;B81C3/00;B81B7/00;B81B7/02
• 代理公司: 中科專利商標代理有限責任公司 11021
• 代理人: 周天宇

1.一種微納射頻器件的制備方法，包括：

在SOI片上生長隔離層；

圖形化所述隔離層，以在所述SOI片上形成諧振單元、電極引線、信號屏蔽層及封裝環；

在所述諧振單元的側壁生長微納級間隔層；

去除所述電極引線、所述信號屏蔽層及所述封裝環表面的隔離層，在所述SOI的整個表面生長一層導電層，對所述導電層圖形化，保留所述電極引線、所述信號屏蔽層、所述封裝環部分的導電層，并在所述諧振單元與電極引線之間形成輸入電極及輸出電極；其中，所述電極引線、所述信號屏蔽層、所述封裝環部分的導電層用于傳輸電信號；

去除所述諧振單元表面的隔離層及所述SOI片上正對所述諧振單元的絕緣層。

2.根據權利要求1所述的制備方法，所述方法還包括：

制備封裝蓋片，包括：

在基片上制備垂直傳輸線；

在所述垂直傳輸線周圍溝槽內填充絕緣材料形成同軸屏蔽層；

對所述基片的兩側進行打磨，直至所述兩側均顯露所述垂直傳輸線及所述同軸屏蔽層；

對所述基片的一面進行刻蝕，以形成封裝空腔，其中，所述垂直傳輸線位于所述封裝空腔的外圍。

3.根據權利要求2所述的制備方法，所述方法還包括：

在所述電極引線表面制備電極焊盤；

在所述封裝環表面制備封裝焊盤；

在所述封裝空腔的一側制備面內引線，其中，所述面內引線連接所述垂直傳輸線；

在所述基片上形成有封裝空腔的一面制備蓋片封裝焊盤；

將所述封裝焊盤與所述蓋片封裝焊盤鍵合，以使所述面內引線與所述電極焊盤連接以及所述封裝空腔將所述諧振單元密封。

4.根據權利要求3所述的制備方法，其中，采用剝離或刻蝕或電鍍制備所述電極焊盤、所述封裝焊盤、所述面內引線和所述蓋片封裝焊盤。

5.根據權利要求3所述的制備方法，其中，采用陽極鍵合或共晶鍵合或中間層鍵合的方式鍵合所述封裝焊盤與所述蓋片封裝焊盤。

6.根據權利要求1所述的制備方法，所述方法還包括：

在所述信號屏蔽層內部制備接地通孔陣列。

7.根據權利要求1所述的制備方法，所述方法還包括：

完全去除或部分去除所述間隔層。

8.根據權利要求1所述的制備方法，所述方法還包括：

對所述導電層圖形化，保留所述諧振單元上的部分導電層，其中，所述部分導電層用于支撐所述微納射頻器件和/或調節所述微納射頻器件的機械特性。

9.根據權利要求1所述的制備方法，其中，所述在SOI片上生長的隔離層包括：

生長絕緣材料作為所述隔離層，其中，所述絕緣材料包括氧化硅或氮化硅。

10.根據權利要求1所述的制備方法，其中，所述在所述諧振單元的側壁生長微納級間隔層，包括：

采用熱氧化、化學氣相沉積、ALD技術中的至少一種方法制備所述間隔層。

11.根據權利要求1所述的制備方法，其中，采用氧化硅、氮化硅、氧化鉿中的至少之一制備所述間隔層。

12.根據權利要求1所述的制備方法，其中，在所述SOI的整個表面生長一層導電層包括：

采用沉積或外延的方式生長所述導電層，其中，所述導電層包括金屬或半導體材料，通過摻雜的方式實現所述半導體材料的導電性。

13.根據權利要求12所述的制備方法，其中，在所述SOI的整個表面生長一層導電層包括：

采用濺射的方式生長所述導電層，其中，通過離子注入的方式實現所述半導體材料的導電性。