[發明專利]一種SRAM電磁抗擾度的片上測量方法和系統

有效

• 申請號: 202110351358.9
• 申請日: 2021-03-31
• 公開（公告）號: CN113113073B
• 公開（公告）日: 2023-05-12
• 發明（設計）人: 粟濤;徐小清;張志文
• 申請（專利權）人: 中山大學
• 主分類號: G11C29/12
• 分類號: G11C29/12;G11C29/56;G11C29/50
• 代理公司: 廣州粵高專利商標代理有限公司 44102
• 代理人: 林麗明

本發明公開了一種SRAM電磁抗擾度的片上測量方法和系統，利用電磁干擾檢測模塊的信號的周期性不受封裝影響的特點，將內部電源Pad的干擾幅度轉換成周期性的信號，通過檢測該信號的頻率就可以表征電源電壓干擾幅度ARFI。并且通過功能測試模塊就可以產生SRAM讀、寫操作的測試向量，并且判斷SRAM受擾的失效情況。主要還會提供一個反饋信號，控制環形振蕩器的開關狀態，降低環形振蕩器的功耗，將SRAM不同工作狀態讀或者寫分開進行抗擾度測試，互不影響。

技術領域

本發明涉及集成電路測試領域，更具體地，涉及一種SRAM電磁抗擾度的片上測量方法和系統。

背景技術

測試標準IEC?62132主要用于150KHz至1GHz的集成電路抗擾度測試，分為輻射抗擾度和傳導抗擾度兩種測試方法，其中直接功率注入法是比較常用的抗擾度測試方法。

目前對集成電路芯片的抗擾度DPI(直接功率注入)測試方法如圖1所示：根據芯片功能得出失效判據，在芯片電源VDD引腳上注入電磁干擾，應用示波器觀察與測試相關的信號，并且使用前向注入功率來表征電磁抗擾度。

數字存儲示波器具有強大的信號實時處理和分析功能，并且可存儲波形。目前已有將示波器集成在片上進行測量和數據處理的案例，圖2為數字示波器的原理框圖。

此外，現有的SRAM(靜態隨機存取存儲器)抗擾度測試中，利用MBIST模塊來產生SRAM的測試向量以及檢測SRAM受干擾失效情況。

現有的SRAM抗擾度測試采用的是DPI測試方法，該方法測量的數據為注入的前向功率。但是對于研究集成電路受電磁干擾的失效情況來說，更關注于芯片內部電源電壓的干擾幅值，從而研究IC電路的失效機理。

通常采用的是示波器觀測芯片封裝電源引腳上的受擾幅度來獲取芯片內部電源Pad的干擾幅度。但上述方法僅適用于電磁干擾頻率較低的情況下，這時可以近似地認為封裝電源引腳上的干擾幅度與片內電源Pad的干擾幅度相等。一旦芯片電源端受到高頻的電磁干擾，封裝電源VDD引腳上觀測到受擾幅度與芯片內部電源Pad觀測到受擾幅度差異明顯。其原因是從芯片的封裝引腳到裸片電源Pad的路徑中存在電阻以及寄生的電容和電感，以及示波器探頭的長地線也存在寄生電感。在RF干擾頻率較高的情況下，寄生電感阻抗很大，導致芯片封裝引腳與裸片電源Pad之間存在很大的電壓降，示波器探測芯片電源引腳的受擾幅值結果不準確，所以也就無法準確地測量出芯片的電磁抗擾度。

片上集成的示波器可以測量干擾幅度，并且存儲波形。但是需要用到模數轉換這些復雜電路。芯片電磁抗擾度的測量并不需要得出精確的波形，只需要得出正確的干擾幅度。

公開日為2020年05月19日，公開號為CN111175641A的中國專利公開了一種面向處理器芯片的靜電放電抗擾度測試組件及方法，以提高測試的精細度和便利性。本發明組件包括：分別用于測試IC芯片不同引腳抗擾度的無電容探針和帶電容探針；探針連接器，一端用于連接靜電放電發生器的輸出端，一端用于能拆卸的連接所述無電容探針或所述帶電容探針。所述帶電容探針所攜帶的電容為能串聯在所述探針連接器與被測高速DDR芯片單端信號引腳之間的耦合電容。所述無電容探針用于將所述探針連接器與高速DDR芯片差分信號的引腳進行連接；且所述組件還包括：針對差分引腳設置有并聯的耦合電容將以對接被測高速DDR芯片差分信號雙端引腳的定制PCB測試板。該專利的方法測出來的抗擾度受干擾頻率較大影響，不夠準確。

最后，現有的SRAM電磁特性研究中無論是讀還是寫操作都一直保持電磁干擾的狀態，沒有對兩者進行區分。并且SRAM的MBIST內建自測試模塊并不適用于SRAM處于讀、寫不同工作模式下的EMI測試。其中幾種業界常用的存儲器測試算法有March類、棋盤格算法等等。其測試都是從選定的地址開始遍歷到末地址，中間穿插著多次讀寫操作，無法判斷是讀失效還是寫失效，不利于SRAM處于讀、寫不同工作模式的抗擾度測試。

發明內容