[發明專利]一種SRAM電磁抗擾度的片上測量方法和系統

有效

• 申請號: 202110351358.9
• 申請日: 2021-03-31
• 公開（公告）號: CN113113073B
• 公開（公告）日: 2023-05-12
• 發明（設計）人: 粟濤;徐小清;張志文
• 申請（專利權）人: 中山大學
• 主分類號: G11C29/12
• 分類號: G11C29/12;G11C29/56;G11C29/50
• 代理公司: 廣州粵高專利商標代理有限公司 44102
• 代理人: 林麗明

1.一種SRAM電磁抗擾度的片上測量方法，其特征在于，包括以下步驟：

S1：在SRAM所處的芯片設計時，在芯片片內加入功能測試模塊和電磁干擾檢測模塊；

S2：所述功能測試模塊包括MBIST故障檢測子模塊和EMI測試子模塊，MBIST故障檢測子模塊用于檢測SRAM在生產制造過程中的固有故障，EMI測試子模塊用于產生SRAM的測試向量以及檢測SRAM受干擾失效情況并提供反饋信號至電磁干擾檢測模塊中，控制電磁干擾檢測模塊的工作狀態；

S3：將相同的正弦波干擾注入到SRAM和電磁干擾檢測模塊中，當電磁干擾檢測模塊接收到所述反饋信號時，所述電磁干擾檢測模塊將干擾幅值轉換成周期信號輸出至芯片片外；

S4：在芯片片外比較有正弦波干擾注入時電磁干擾檢測模塊輸出信號的頻率和無正弦波干擾注入時電磁干擾檢測模塊輸出信號的頻率，得到SRAM電磁抗擾度。

2.根據權利要求1所述的SRAM電磁抗擾度的片上測量方法，其特征在于，所述功能測試模塊中的EMI測試子模塊，用于產生SRAM讀、寫操作的測試向量，并且判斷SRAM失效情況。

3.根據權利要求2所述的SRAM電磁抗擾度的片上測量方法，其特征在于，所述功能測試模塊在每次SRAM讀或寫操作完成到最后一個地址位置時，提供一個反饋信號。

4.根據權利要求1所述的SRAM電磁抗擾度的片上測量方法，其特征在于，所述電磁干擾檢測模塊包括第一門控環形振蕩器、分頻器和時間數字轉換器，其中：

所述第一門控環形振蕩器的控制端與所述功能測試模塊的反饋信號連接，所述第一門控環形振蕩器的電源端與所述正弦波干擾連接，所述第一門控環形振蕩器的輸出端與分頻器的輸入端連接，所述分頻器的輸出端與時間數字轉換器的輸入端連接，所述時間數字轉換器將周期時間測量轉換為數字量輸出。

5.根據權利要求4所述的SRAM電磁抗擾度的片上測量方法，其特征在于，所述第一門控環形振蕩器包括若干非門，所述若干非門首尾連接，形成環形電路，所述非門由所述功能測試模塊的反饋信號控制開關狀態，所述若干非門的輸出端均與反相器負載連接，反相器負載的另一端與分頻器的輸入端連接。

6.根據權利要求5所述的SRAM電磁抗擾度的片上測量方法，其特征在于，所述時間數字轉換器包括第二門控環形振蕩器和觸發器陣列，其中所述分頻器的輸出端與所述觸發器陣列的輸入端連接，所述第二門控環形振蕩器的控制端與所述功能測試模塊的反饋信號連接，所述第二門控環形振蕩器中各個非門的輸出與所述觸發器陣列連接，所述第二門控環形振蕩器還與計數器連接。

7.根據權利要求6所述的SRAM電磁抗擾度的片上測量方法，其特征在于，還包括步驟S5：

SRAM電磁干擾測試中還加入了SRAM內部關鍵信號延時檢測模塊，所述SRAM內部關鍵信號延時檢測模塊檢測SRAM內部的關鍵信號Ctrl相對于時鐘信號CLK的延時信息。

8.根據權利要求7所述的SRAM電磁抗擾度的片上測量方法，其特征在于，所述SRAM內部關鍵信號延時檢測模塊包括鑒相器、多路選擇器、譯碼器和延時單元鏈，其中：

所述延時單元鏈包括若干個時延單元，所述若干個時延單元連接形成長鏈，所述時鐘信號CLK與第一個時延單元的輸入端連接，所述若干個時延單元的輸出端還與所述多路選擇器連接，所述多路選擇器接收譯碼器的控制，選擇其中一個時延單元的輸出輸入至所述鑒相器中；

所述鑒相器還與所述SRAM內部的關鍵信號Ctrl連接，所述鑒相器輸出SRAM內部的關鍵信號Ctrl和時鐘信號CLK的延時信息。