[發明專利]一種半導體器件的制造方法

在審

• 申請號: 202110350865.0
• 申請日: 2021-03-31
• 公開（公告）號: CN113130485A
• 公開（公告）日: 2021-07-16
• 發明（設計）人: 李永亮;程曉紅;馬雪麗;楊紅;王曉磊;王文武
• 申請（專利權）人: 中國科學院微電子研究所
• 主分類號: H01L27/088
• 分類號: H01L27/088;H01L29/10
• 代理公司: 北京知迪知識產權代理有限公司 11628
• 代理人: 王勝利

本發明公開了一種半導體器件的制造方法，涉及半導體技術領域，在確保半導體器件中，形成在不同類閾值調控區域的晶體管具有不同閾值電壓的情況下，減少各晶體管所包括的溝道區中的缺陷。所述半導體器件的制造方法包括：提供一襯底。襯底具有多類區域。至少在襯底具有的部分類區域內分別開設凹槽，并在位于每類區域的凹槽內形成相應材質的半導體材料層，以使得襯底具有的每類區域分別形成相應類的閾值調控區域。刻蝕襯底和半導體材料層位于各類閾值調控區域內的部分，以在每類閾值調控區域均形成沿第一方向延伸的鰭狀結構。基于每一鰭狀結構，在每類閾值調控區域均形成晶體管，以使得位于不同類閾值調控區域的晶體管具有不同的閾值電壓。

技術領域

本發明涉及半導體技術領域，尤其涉及一種半導體器件的制造方法。

背景技術

在半導體器件的制造過程中，為滿足實際的工作需求，通常會通過為不同的晶體管制造具有不同材質的溝道的方式，以使得半導體器件所包括的不同晶體管具有不同的閾值電壓。

但是，采用現有的制造方法制造上述半導體器件，會使得半導體器件所包括的晶體管具有的溝道中存在較多的缺陷，從而導致半導體器件的工作性能較差。

發明內容

本發明的目的在于提供一種半導體器件的制造方法，用于在確保半導體器件中，形成在不同類閾值調控區域的晶體管具有不同閾值電壓的情況下，減少各晶體管所包括的溝道區中的缺陷，提高半導體器件的工作性能。

為了實現上述目的，本發明提供了一種半導體器件的制造方法，該半導體器件的制造方法包括：

提供一襯底；襯底具有多類區域；

至少在襯底具有的部分類區域內分別開設凹槽，并在位于每類區域的凹槽內形成相應材質的半導體材料層，以使得襯底具有的每類區域分別形成相應類的閾值調控區域；

刻蝕襯底和半導體材料層位于各類閾值調控區域內的部分，以在每類閾值調控區域均形成沿第一方向延伸的鰭狀結構；

基于每一鰭狀結構，在每類閾值調控區域均形成晶體管，以使得位于不同類閾值調控區域的晶體管具有不同的閾值電壓。

與現有技術相比，本發明提供的半導體器件的制造方法中，提供的襯底具有多類區域。并且，至少在襯底具有的部分類區域內分別開設了凹槽、以及在位于每類區域的凹槽內形成有相應材質的半導體材料層，從而可以使得襯底具有的每類區域分別形成相應類的閾值調控區域。接著刻蝕襯底和半導體材料層位于各類閾值調控區域內的部分，在每類閾值調控區域均形成了鰭狀結構。基于此，后續基于形成在不同類閾值調控區域的鰭狀結構所形成的溝道區也位于不同類閾值調控區域，從而能夠實現在所制造的半導體器件中，形成在不同類閾值調控區域的晶體管具有不同的閾值電壓。此外，上述半導體材料層是形成在不同類區域開設的凹槽內，并且位于每類閾值調控區域的鰭狀結構是通過刻蝕半導體材料層和襯底位于相應類閾值調控區域內的部分而形成的，因此半導體材料層的寬度大于鰭狀結構的寬度。與采用現有STI First方案在腐蝕鰭狀結構獲得的凹槽內形成半導體材料層相比，本發明提供的半導體器件的制造方法中，半導體材料層形成在具有較大寬度的凹槽內，使得形成的半導體材料層具有良好的晶體質量，從而可以提高基于該半導體材料層形成的溝道區的質量、減少溝道區的缺陷，提高半導體器件的工作性能。

附圖說明

此處所說明的附圖用來提供對本發明的進一步理解，構成本發明的一部分，本發明的示意性實施例及其說明用于解釋本發明，并不構成對本發明的不當限定。在附圖中：

圖1為本發明實施例提供的半導體器件的制造方法流程圖；

圖2為本發明實施例中襯底上形成掩膜層后的一種結構示意圖；

圖3為本發明實施例中形成凹槽后的一種結構示意圖；

圖4為本發明實施例中形成凹槽后的另一種結構示意圖；