[發明專利]一種半導體結構及其制造方法

有效

• 申請號: 202110348760.1
• 申請日: 2021-03-31
• 公開（公告）號: CN113097091B
• 公開（公告）日: 2022-06-14
• 發明（設計）人: 張權;彭進;董金文;華子群
• 申請（專利權）人: 長江存儲科技有限責任公司
• 主分類號: H01L21/66
• 分類號: H01L21/66;H01L21/78;H01L23/00;H01L27/105
• 代理公司: 北京派特恩知識產權代理有限公司 11270
• 代理人: 張李靜;張穎玲

1.一種半導體結構，其特征在于，包括：測試結構和保護結構，所述測試結構和所述保護結構位于切割道內；其中，

所述保護結構包括多個接觸，所述接觸為內部填充有金屬材料的接觸孔；

所述多個接觸分布在多個同心環上以包圍所述測試結構；所述接觸的深度大于所述測試結構的深度；

所述測試結構包括：金屬互連層、以及位于所述金屬互連層下方并與其電連接的導電接觸。

2.根據權利要求1所述的半導體結構，其特征在于，所述金屬互連層包括金屬連線、金屬插塞和金屬襯墊。

3.根據權利要求1所述的半導體結構，其特征在于，所述導電接觸為內部填充有導電材料的接觸孔。

4.根據權利要求1所述的半導體結構，其特征在于，所述保護結構與所述測試結構之間的距離為400nm-1000nm。

5.根據權利要求1所述的半導體結構，其特征在于，所述多個同心環中的各個相鄰兩個同心環之間的距離相等。

6.根據權利要求1至5中任一項所述的半導體結構，其特征在于，所述測試結構和所述保護結構形成于介質層中，其中，所述接觸貫穿所述介質層。

7.根據權利要求1至5中任一項所述的半導體結構，其特征在于，所述測試結構為晶圓允收測試結構、或者電遷移測試結構、或者應力遷移測試結構。

8.一種半導體結構的制造方法，其特征在于，所述方法包括：

在半導體襯底上形成介質層；

在所述介質層內形成測試結構；

在所述測試結構的周圍形成保護結構，所述保護結構包括多個接觸，所述接觸為內部填充有金屬材料的接觸孔；所述多個接觸分布在多個同心環上以包圍所述測試結構；所述接觸的深度大于所述測試結構的深度；

其中，所述測試結構和所述保護結構位于切割道內；所述測試結構包括：金屬互連層、以及位于所述金屬互連層下方且電連接的導電接觸。

9.根據權利要求8所述的半導體結構的制造方法，其特征在于，所述在所述介質層內形成測試結構，包括：

通過第一工序在所述介質層內形成導電接觸；以及，

通過第二工序在所述導電接觸的上端形成金屬互連層；

其中，所述導電接觸和所述金屬互連層構成測試結構。

10.根據權利要求9所述的半導體結構的制造方法，其特征在于，所述半導體結構為三維存儲器；

所述第一工序為形成所述三維存儲器的芯片區的溝道局部接觸的工序；

所述第二工序為形成所述三維存儲器的芯片區的金屬互連層的工序。

11.根據權利要求8至10中任一項所述的半導體結構的制造方法，其特征在于，所述半導體結構為三維存儲器；所述在所述測試結構的周圍形成保護結構，包括：

通過第三工序在所述測試結構的周圍形成保護結構；

其中，所述第三工序為形成所述三維存儲器的芯片區的外圍電路接觸的工序。