[發(fā)明專利]像素電路、其計算實際強度值的方法及像素陣列

在審

• 申請?zhí)枺?/td>: 202110348573.3
• 申請日: 2021-03-31
• 公開（公告）號: CN113763870A
• 公開（公告）日: 2021-12-07
• 發(fā)明（設計）人: 姚文翰
• 申請（專利權）人: 原相科技股份有限公司
• 主分類號: G09G3/32
• 分類號: G09G3/32
• 代理公司: 北京潤平知識產權代理有限公司 11283
• 代理人: 肖冰濱;王曉曉

一種包含第一電路及第二電路的像素電路。所述第一電路用于輸出曝光強度相關的第一電壓值。所述第二電路用于輸出曝光時間相關的第二電壓值。處理器將所述第一電壓值乘上參考電壓值與所述第二電壓值的比值以得到實際光強度值，其中，所述參考電壓值為假像素的第二電路輸出的電壓值。

技術領域

本發(fā)明涉及一種像素結構，更特別涉及一種即使發(fā)生過曝光也能夠輸出實際曝光信息的像素電路及包含該像素電路的像素陣列及其運行方法。

背景技術

像素電路是使用光二極管在曝光期間接收入射光，以輸出與入射光強度相關的電壓值來表示環(huán)境光強度。然而，當環(huán)境光過強而使得像素電路累積電荷在曝光期間結束前即已到達全井容量(full well capacity,FWC)時，像素輸出則無法反映真實的入射光強度。

例如參照圖1所示，在時間T1之前，像素電路正常的累積光能量。當像素電路在時間T1時到達全井容量而發(fā)生飽和時，在時間T1之后的光能量無法繼續(xù)被像素電路累積。此時，處理器僅能接收模擬數(shù)字轉換器輸出的滿階數(shù)字值，并無法得知真實的入射光強度。

有鑒于此，本發(fā)明另提供一種即使發(fā)生過曝光也能夠輸出實際曝光信息的像素電路及包含該像素電路的像素陣列及其運行方法。

發(fā)明內容

本發(fā)明提供一種包含曝光電路及計時電路的像素電路。所述曝光電路用于輸出曝光強度相關的第一電壓值而所述計時電路用于輸出曝光時間相關的第二電壓值。

本發(fā)明還提供一種包含多個正常像素及假像素的像素陣列。每個正常像素用于輸出曝光強度相關的第一電壓值及曝光時間相關的第二電壓值。假像素用于輸出參考電壓值。處理器使用所述第一電壓值、所述第二電壓值及所述參考電壓值計算實際光強度。

本發(fā)明提供一種包含第一電路及第二電路的像素電路。所述第一電路包含光二極管、轉移晶體管及第一電容。所述光二極管用于在曝光期間進行曝光。所述第一電容用于通過所述轉移晶體管儲存所述光二極管產生的電荷以產生第一電壓值。所述二電路包含控制電路及計時電路。所述控制電路連接所述第一電容，用于在所述轉移晶體管被導通以將所述光二極管產生的所述電荷轉移至所述第一電容之前，根據所述第一電容上的電壓降產生控制信號。所述計時電路連接所述控制電路，用于根據所述控制信號決定所述計時電路內的第二電容的放電時間，以產生第二電壓值。所述第一電壓值與光強度相關，而所述第二電壓值與溢位時間相關。

本發(fā)明還提供一種包含多個正常像素及至少一個假像素的像素陣列。所述多個正常像素的每一者包含第一電路及第二電路。所述第一電路包含光二極管、轉移晶體管及第一電容。所述光二極管用于在曝光期間進行曝光。所述第一電容用于通過所述轉移晶體管儲存所述光二極管產生的電荷以產生第一電壓值。所述二電路包含控制電路及計時電路。所述控制電路連接所述第一電容，用于在所述轉移晶體管被導通以將所述光二極管產生的所述電荷轉移至所述第一電容之前，根據所述第一電容上的電壓降產生控制信號。所述計時電路連接所述控制電路，用于根據所述控制信號決定所述計時電路內的第二電容的放電時間，以產生第二電壓值。所述至少一個假像素與所述正常像素具有相同電路結構，且所述至少一個假像素的第二電容用于產生參考電壓值。所述第一電壓值與所述參考電壓值及所述第二電壓值的比值的乘積用作為實際強度值。

本發(fā)明還提供一種像素電路的實際強度值的計算方法，包含下列步驟：重置所述像素電路；在曝光期間內曝光所述像素電路；在所述曝光期間結束前，讀取所述像素電路的第一電容產生電壓降的時間點及在所述電壓降之后的所述第一電容的第一電壓；以及基于所述曝光期間與從所述曝光的開始至所述時間點的時間間隔的比值計算所述實際強度值。

本發(fā)明實施例中，假像素(dummy pixel)又可稱為黑像素(dark pixel)，其與正常像素具有相同結構并配置于相同像素陣列中。假像素與正常像素的差異在于假像素上覆蓋有不透光層，以使得其內的光二極管在曝光期間無法進行曝光。由于假像素的光二極管不會發(fā)生溢位，故其第二電容的輸出電壓值可用作為計算正常像素檢測的實際光強度的參考電壓值。