[發明專利]芯片測試中載入trim值的方法

在審

• 申請號: 202110346107.1
• 申請日: 2021-03-31
• 公開（公告）號: CN113113072A
• 公開（公告）日: 2021-07-13
• 發明（設計）人: 傅俊亮
• 申請（專利權）人: 上海華虹宏力半導體制造有限公司
• 主分類號: G11C29/00
• 分類號: G11C29/00
• 代理公司: 上海浦一知識產權代理有限公司 31211
• 代理人: 焦健

本發明公開了一種芯片測試中載入trim值的方法，針對存儲器的存儲單元，進行trimming bit值的寫入，在進行trimming bit值的寫入時，同時將一個trimming bit值寫入到2個或者更多的存儲單元中。在進行讀取的時候，同時選中全部的寫入所述的相同的trimming bit值的2個或更多個存儲單元，由SA來判定所選中的全部的2個或更多的存儲單元中存儲的trimming bit值為“1”或者是為“0”，由于有更多的存儲單元提供數據進行對比，提高了數據讀取的窗口。存儲單元中進行trimming bit值的寫入時，還可以同時寫入trimming bit值的反值，即原trimming bit值為“1”的情況下，同時寫入其反值“0”；在讀出數據時可進行讀出后的相互比較驗證。

技術領域

本發明涉及半導體集成電路測試領域，特別是指一種芯片的測試方法，具體是指芯片測試中載入trim值的方法。

背景技術

在SONOS EEPROM或者Flash芯片測試時，時常需要對模擬量的dac值進行掃描，直至搜尋到合適的dac值，即修調(Trimming)測試。采用的方法是對于每顆測試芯片 的dac值掃描方式統一從0開始掃向末尾值。芯片IP評價往往需要對高溫下個性化trim的值在常溫或低溫下設置，或對常溫下個性化trim的值在高溫或低溫下設置，以此來評價改變溫度對產品性能的影響。但由于單獨IP脫離flash,沒有存儲個性化trim值的寄存器，而手動一個個die（晶圓上的晶粒）逐一設置數量多時間長，對于晶圓上的die，需要對die進行逐個調試并將所得的dac值進行手動設置，然后進行下一枚die的trimming，再將所得的dac值在進行手動設置，一直到最后一顆die。

SONOS EEPROM或者Flash，需要用到不同的模擬量，比如VPOS（用于擦寫的正高壓），VNEG（用于擦寫的負高壓），ITIM（用于產生讀時序的電流），ISA（讀數據時的參考電流）等，用于NVM的擦寫讀。

工廠在進行晶圓制程工藝的時候，同一晶圓上的不同die（晶粒），不同批次晶圓上的die，生產過程都會有差異，導致不同die間的模擬量值有差異。如果VPOS，VNEG電壓有差異，會加大不同die的擦寫程度；如果ITIM有差異，不同die的read timing（讀時序）有差異；如果ISA有差異，不同die的差異會增大。差異太大，也可能導致擦寫讀失敗。

因此所有die的模擬量都要可調，讓不同die的模擬量基本相當。所有die有相同的擦寫讀條件，存儲器的表現就會更加可靠。

一個模擬量對應3～5位的trimming bits，模擬量可以有8～32檔可選。各trimming bits在CP1 trim（CP,探針測試）后確定，然后寫入到SONOS NVM的特別字線special word line3（SWL3）。CP篩選后，SWL3禁止擦寫，只允許讀。一個SONOS cell中寫入一位trim bit值，如圖1所示，用SA來分辨是“1”cell（cell沒有電流）還是“0”cell（cell有電流）。

只有載入trim值后，SONOS IP才允許進入各種工作模式。其工作模式才會滿足芯片手冊中規定的規格性能參數（SPEC）。

載入trim值，是在沒有trim ITIM和ISA的情況下，把寫在NVM SWL3中的正反trim值，可靠地讀出來，載入到BIST（內建自測試技術）的寄存器內。

發明內容

本發明所要解決的技術問題在于提供一種芯片測試中載入trim值的方法，針對存儲器的存儲單元，進行trimming bit值的寫入：

在進行trimming bit值的寫入時，同時將一個trimming bit值寫入到2個或者更多的存儲單元中。