[發明專利]一種溝槽分離柵器件的制造方法

有效

• 申請號: 202110343647.4
• 申請日: 2021-03-30
• 公開（公告）號: CN113078067B
• 公開（公告）日: 2023-04-28
• 發明（設計）人: 喬明;鐘濤;方冬;王正康;張波
• 申請（專利權）人: 電子科技大學
• 主分類號: H01L21/336
• 分類號: H01L21/336;H01L21/28
• 代理公司: 成都點睛專利代理事務所(普通合伙) 51232
• 代理人: 敖歡

本發明提供一種溝槽分離柵器件的制造方法，包括如下步驟：(1)刻蝕半導體襯底形成溝槽；(2)于所述溝槽內形成分離柵介質層；分離柵介質層由至少一層介質層構成；(3)于所述溝槽內淀積多晶硅形成分離柵；(4)在所述分離柵上形成隔離介質層；隔離介質層處于分離柵和控制柵之間，隔離介質層由至少一層介質層構成；分離柵介質層和隔離介質層不能同時為一層介質層；(5)在所述隔離介質層上形成倒U形控制柵；本發明采用一種或多種材料形成分離柵介質層和/或隔離介質層，分離柵介質層和隔離介質層只需要一種采用多層結構，即可形成分離柵器件的倒U形控制柵，能夠減小控制柵與分離柵的交疊，進一步減小器件的寄生柵源電容。

技術領域

本申請涉及半導體制造技術領域，特別是涉及一種溝槽分離柵器件的制造方法。

背景技術

自分離柵器件結構提出至今，溝槽型分離柵(Shield?Gate?Trench，SGT)晶體管因為其低比導通電阻和低柵漏耦合電容，得到了廣泛的應用。SGT晶體管的柵極結構包括形成于溝槽中的分離柵和控制柵，分離柵和控制柵在溝槽中的位置通常分為上下和左右兩種，分離柵既可以作為體內場板對漂移區進行輔助耗盡以優化器件電場分布，實現擊穿電壓和比導通電阻的優化，又可以起屏蔽作用減小柵電極和漏電極的交疊面積，降低柵電容和柵電荷。SGT晶體管因其自身特性開關速度快，關鍵參數Cgd(柵極與漏極間電容)，Cgs(柵極與源極間電容)，Cds(漏極與源極間電容)，直接關系到器件的動態損耗，所以獲得更小的電容的晶體管就顯得尤為重要。

發明內容

鑒于以上所述現有技術的缺點，本發明的目的在于提供一種溝槽分離柵器件的制造方法。

為實現上述發明目的，本發明技術方案如下：

一種溝槽分離柵器件的制造方法，包括如下步驟：

步驟(1)刻蝕半導體襯底形成溝槽120；

步驟(2)于所述溝槽內形成分離柵介質層；分離柵介質層由至少一層介質層構成；

步驟(3)于所述溝槽內淀積多晶硅形成分離柵125；

步驟(4)在所述分離柵上形成隔離介質層；隔離介質層處于分離柵和控制柵之間，隔離介質層由至少一層介質層構成；分離柵介質層和隔離介質層不能同時為一層介質層；

步驟(5)在所述隔離介質層上形成倒U形控制柵132。

本發明提供第二種溝槽分離柵器件的制造方法，包括如下步驟：

步驟(1)刻蝕半導體襯底形成溝槽120；

步驟(2)于所述溝槽內形成分離柵介質層；分離柵介質層采用氧化層-氮化硅-氧化層的三層結構；

步驟(3)于所述溝槽內淀積多晶硅形成分離柵125；

步驟(4)在所述分離柵上形成隔離介質層；隔離介質層處于分離柵和控制柵之間，隔離介質層由一層介質層構成；

步驟(5)在所述隔離介質層上形成倒U形控制柵132；通過刻蝕分離柵介質層中間的氮化硅層，向溝槽內淀積多晶硅并回刻，形成倒U形控制柵。

本發明提供第三種溝槽分離柵器件的制造方法，包括如下步驟：

步驟(1)刻蝕半導體襯底形成溝槽120；

步驟(2)于所述溝槽內形成分離柵介質層；分離柵介質層由一層介質層構成；

步驟(3)于所述溝槽內淀積多晶硅形成分離柵125；

步驟(4)在所述分離柵上形成隔離介質層；隔離介質層處于分離柵和控制柵之間，隔離介質層呈氧化層-氮化硅-氧化層的三層結構；