[發(fā)明專利]地鐵列車牽引控制器模擬/二進制接口板檢測系統(tǒng)及方法

有效

• 申請?zhí)枺?/td>: 202110342613.3
• 申請日: 2021-03-30
• 公開（公告）號: CN113075919B
• 公開（公告）日: 2022-09-27
• 發(fā)明（設計）人: 盧海林;王健;王睿軼;岳倫;朱勇;劉曉紅
• 申請（專利權）人: 上海地鐵電子科技有限公司
• 主分類號: G05B23/02
• 分類號: G05B23/02
• 代理公司: 上海漢聲知識產(chǎn)權代理有限公司 31236
• 代理人: 胡晶

本發(fā)明提供了一種地鐵列車牽引控制器模擬/二進制接口板檢測系統(tǒng)及方法，包括：處理器、總線、FPGA部件、串口部件、轉接板、ABIF部件以及上位機；所述處理器和FPGA部件通過總線連接；所述串口部件與處理器連接；所述轉接板與FPGA部件連接；所述轉接板與ABIF部件連接；所述上位機連接FPGA部件。本發(fā)明通過搭建測試系統(tǒng)，可以有效的對地鐵列車牽引控制器模擬/二進制接口板故障診斷，邏輯識別、分析、狀態(tài)監(jiān)測、修復和國產(chǎn)化升級。目前上海地鐵的運營壓力日益加劇，隨之而來的板卡老化，疑難復雜問題也日益加重，延壽、國產(chǎn)化替代勢在必行，這種方法對其余同類別含有反熔絲CPLD的板卡也同樣適用。

技術領域

本發(fā)明涉及接口板檢測技術領域，具體地，涉及一種地鐵列車牽引控制器模擬/二進制接口板檢測系統(tǒng)及方法。

背景技術

地鐵是我國新興的城市軌道交通運輸方式，上海地鐵一號線由德國西門子研究設計，列車的牽引控制單元是基于西門子SIBAS 32總線架構運行的。德方提供的SIBAS 32診斷軟件和車輛圖紙等相關技術資料并不足以支撐地鐵列車出質(zhì)保后的正常運營，隨著列車設備的不斷老化，亟待自主研發(fā)和設計，本發(fā)明提出的方法就是針對一號線牽引控制器模擬/二進制接口板設計的測試系統(tǒng)。

SIBAS 32系統(tǒng)是一種列車通用計算機系統(tǒng)，它通過標準和專用外圍組件可與任意設備相連，基本能夠完成機車動車所有的控制和監(jiān)控任務。控制單元同時還能夠完成多種監(jiān)測功能，包括對自身功能的診斷和外部數(shù)值的超限監(jiān)測。當牽引電路在運行中超過預先在程序中設置的上(或下)限值時，系統(tǒng)將根據(jù)故障的嚴重程度做出相應的處理，自動記錄這一故障，為板卡的更換提供重要的依據(jù)。但是，診斷軟件僅僅可以定位故障板卡，板卡的故障點還需要實驗室作進一步的研究與定位。

專利文獻公開了一種應用于HXD1型機車運行狀態(tài)的車地無線通信系統(tǒng)，所述系統(tǒng)包括：車載信息子系統(tǒng)和地面信息子系統(tǒng)；所述車載信息子系統(tǒng)基于TCN/MVB網(wǎng)絡，采集機車網(wǎng)絡控制系統(tǒng)的運行狀態(tài)信息和SIBAS診斷數(shù)據(jù)，通過GSM-R/GPRS無線通信技術實時發(fā)送到地面信息子系統(tǒng)進行信息處理。此外，車載信息子系統(tǒng)接收地面信息子系統(tǒng)反饋的信息，提供給司乘人員做指導和提示；所述地面信息子系統(tǒng)實現(xiàn)對機車在途運行狀態(tài)信息進行分析和提煉、機車運行記錄信息的數(shù)據(jù)分析、故障的遠程智能診斷等，為機車在途安全、高效地運行提供強大的后臺支持。該專利在結構和性能上仍然有待提高的空間。

發(fā)明內(nèi)容

針對現(xiàn)有技術中的缺陷，本發(fā)明的目的是提供一種地鐵列車牽引控制器模擬/二進制接口板檢測系統(tǒng)及方法。

根據(jù)本發(fā)明提供的一種地鐵列車牽引控制器模擬/二進制接口板檢測方法，包括：處理器、總線、FPGA、串口、轉接板、ABIF、上位機；

所述處理器和FPGA通過總線連接，串口負責處理器與電腦的數(shù)據(jù)傳輸，轉接板與FPGA連接且與ABIF連接，上位機連接FPGA，負責處理和顯示FPGA采集的數(shù)據(jù)；

所述的處理器和總線以及FPGA被設計集成到一塊PCB板卡之上，稱之為主測板；

所述總線包括數(shù)據(jù)總線、地址總線、讀寫使能線、片選線，用于完成內(nèi)部數(shù)據(jù)的訪問與傳輸；

所述轉接板包括電源模塊、AD采集模塊、DA模擬電壓輸出模塊、模擬電壓參考模塊、接口單元，接口單元負責與主測板進行數(shù)據(jù)交互，轉接板負責用于完成對ABIF的信號加載和采集；

所述串口用于配合主測板和轉接板工作，從而將ABIF測試的數(shù)據(jù)傳到電腦中以便實時監(jiān)測；

所述上位機通過SignalTap II logic analyzer虛擬軟件采集FPGA的邏輯信號，負責監(jiān)視ABIF內(nèi)部的CPLD的引腳觸發(fā)動作，從而分析CPLD內(nèi)部的邏輯關系。

優(yōu)選地，所述主測板處理器為ARM7內(nèi)核的高速處理器，處理器負責總線數(shù)據(jù)的收發(fā)，運算、處理和串口交互。