[發(fā)明專利]地鐵列車牽引控制器模擬/二進(jìn)制接口板檢測(cè)系統(tǒng)及方法

有效

• 申請(qǐng)?zhí)枺?/td>: 202110342613.3
• 申請(qǐng)日: 2021-03-30
• 公開（公告）號(hào): CN113075919B
• 公開（公告）日: 2022-09-27
• 發(fā)明（設(shè)計(jì)）人: 盧海林;王健;王睿軼;岳倫;朱勇;劉曉紅
• 申請(qǐng)（專利權(quán)）人: 上海地鐵電子科技有限公司
• 主分類號(hào): G05B23/02
• 分類號(hào): G05B23/02
• 代理公司: 上海漢聲知識(shí)產(chǎn)權(quán)代理有限公司 31236
• 代理人: 胡晶

1.一種地鐵列車牽引控制器模擬/二進(jìn)制接口板檢測(cè)系統(tǒng)，其特征在于，包括：處理器、總線、FPGA部件、串口部件、轉(zhuǎn)接板、ABIF部件以及上位機(jī)；

所述處理器和FPGA部件通過(guò)總線連接；

所述串口部件與處理器連接；

所述轉(zhuǎn)接板與FPGA部件連接；

所述轉(zhuǎn)接板與ABIF部件連接；

所述上位機(jī)連接FPGA部件；

還包括以下步驟：

步驟一，系統(tǒng)開始運(yùn)行后，首先進(jìn)行總線初始化，配置為8位SRAM總線方式，并且為測(cè)試系統(tǒng)中的讀寫設(shè)備分配讀寫地址，所數(shù)地址按照片選線CS0、地址線A0～A5、讀使能線OE、寫使能線WE共同參與譯碼生成；

步驟二，系統(tǒng)進(jìn)行串口初始化，發(fā)送和接收均配置為中斷觸發(fā)方式，同時(shí)設(shè)置串口波特率為115200位/秒；

步驟三，程序分為測(cè)試程序和解析程序，具體是當(dāng)串口根據(jù)接收指令判斷執(zhí)行哪個(gè)程序；

其中，測(cè)試程序包括以下步驟：

初始化定時(shí)計(jì)數(shù)器uPD71054L，ABIF中包括三片uPD71054L，需要對(duì)其寄存器進(jìn)行配置，設(shè)置一定的工作方式，并且完成頻率和占空比初始化；

測(cè)試定時(shí)計(jì)數(shù)模塊，當(dāng)檢測(cè)到故障時(shí)，故障代碼和現(xiàn)象通過(guò)串口發(fā)送至電腦端；

測(cè)試模擬電路，當(dāng)檢測(cè)到故障時(shí)，故障代碼和現(xiàn)象通過(guò)串口發(fā)送至電腦端；

進(jìn)行溫度采集，當(dāng)檢測(cè)到故障時(shí)，故障代碼和現(xiàn)象通過(guò)串口發(fā)送至電腦端；

解析程序包括以下步驟：

CPLD引腳定位，運(yùn)行對(duì)應(yīng)掃描程序，將CPLD輸入引腳作為寄存器進(jìn)行寫數(shù)據(jù)操作；

上位機(jī)邏輯分析儀動(dòng)作觸發(fā)，記錄波形；

串口打印輸入、輸出邏輯數(shù)據(jù)；

分析CPLD引腳是否掃描完畢；

步驟四，進(jìn)入下一次程序進(jìn)程選擇，或者程序結(jié)束；

所述定時(shí)計(jì)數(shù)模塊，根據(jù)所配置的頻率、占空比，利用單片機(jī)的PWM0模塊，設(shè)計(jì)定時(shí)計(jì)數(shù)器件的輸出OUT0腳通過(guò)譯碼內(nèi)部門電路的方法，進(jìn)行使能操作，并由FPGA內(nèi)部直連至ARM7處理器的PWM0捕獲通道0，順序采集三片定時(shí)計(jì)數(shù)器OUT0的頻率和占空比；

所述測(cè)試模擬電路，通過(guò)轉(zhuǎn)接板中的DA芯片經(jīng)過(guò)運(yùn)放電路輸入到ABIF中，ABIF中經(jīng)過(guò)一系列運(yùn)算后輸出到樁頭，樁頭模擬量會(huì)最終被轉(zhuǎn)接板采集到AD芯片，構(gòu)成閉循環(huán)，所數(shù)DA芯片為AD7228，為8位總線方式，可輸出8路模擬量；AD芯片為AD7864，為12位總線方式，最高位為符號(hào)位。

2.根據(jù)權(quán)利要求1所述的一種地鐵列車牽引控制器模擬/二進(jìn)制接口板檢測(cè)系統(tǒng)，其特征在于，所述總線包括：數(shù)據(jù)總線、地址總線、讀寫使能線、片選線；

所述數(shù)據(jù)總線、地址總線、讀寫使能線、片選線能夠進(jìn)行數(shù)據(jù)的訪問(wèn)與傳輸。

3.根據(jù)權(quán)利要求1所述的一種地鐵列車牽引控制器模擬/二進(jìn)制接口板檢測(cè)系統(tǒng)，其特征在于，所述轉(zhuǎn)接板包括以下任意一種或者多種部件：

-電源模塊；

-AD采集模塊；

-DA模擬電壓輸出模塊；

-模擬電壓參考模塊；

-接口單元；

所述上位機(jī)采集FPGA部件的邏輯信號(hào)。

4.根據(jù)權(quán)利要求1所述的一種地鐵列車牽引控制器模擬/二進(jìn)制接口板檢測(cè)系統(tǒng)，其特征在于，所述處理器采用ARM7內(nèi)核的高速處理器。

5.根據(jù)權(quán)利要求1所述的一種地鐵列車牽引控制器模擬/二進(jìn)制接口板檢測(cè)系統(tǒng)，其特征在于，所述FPGA部件采用EP1C12Q240C8芯片為核心控制器。

6.根據(jù)權(quán)利要求3所述的一種地鐵列車牽引控制器模擬/二進(jìn)制接口板檢測(cè)系統(tǒng)，其特征在于，所述電源模塊的輸入為±15V；

所述電源模塊的輸出電壓為：±10V電壓和5V電壓。

7.一種地鐵列車牽引控制器模擬/二進(jìn)制接口板檢測(cè)方法，其特征在于，采用權(quán)利要求1-6任一項(xiàng)所述的地鐵列車牽引控制器模擬/二進(jìn)制接口板檢測(cè)系統(tǒng)，進(jìn)行地鐵列車牽引控制器模擬/二進(jìn)制接口板檢測(cè)。