[發明專利]半導體結構及其形成方法

在審

• 申請號: 202110337758.4
• 申請日: 2021-03-30
• 公開（公告）號: CN113178445A
• 公開（公告）日: 2021-07-27
• 發明（設計）人: 林大鈞;潘國華;廖忠志
• 申請（專利權）人: 臺灣積體電路制造股份有限公司
• 主分類號: H01L27/088
• 分類號: H01L27/088;H01L27/092;H01L21/8234;H01L21/8238
• 代理公司: 北京德恒律治知識產權代理有限公司 11409
• 代理人: 章社杲;李偉

半導體結構包括：半導體鰭，從襯底突出；外延S/D部件，設置在半導體鰭上方；以及第一介電鰭和第二介電鰭，設置在襯底上方，其中，半導體鰭設置在第一介電鰭和第二介電鰭之間，其中，第一氣隙由外延S/D部件的第一側壁和第一介電鰭包圍，并且其中，第二氣隙由外延S/D部件的第二側壁和第二介電鰭包圍。本申請的實施例還涉及形成半導體結構的方法。

技術領域

本申請的實施例涉及半導體結構及其形成方法。

背景技術

半導體工業經歷了快速增長。半導體材料和設計中的技術進步已經產生了多代半導體器件，其中每一代都具有比上一代更小且更復雜的電路。在集成電路(IC)發展的過程中，功能密度(即，每芯片面積的互連器件的數量)普遍增加，而幾何尺寸(即，可以使用制造工藝創建的最小組件(或線))已經減小。這種按比例縮小的工藝通常通過提高生產效率和降低相關成本來提供益處。但是這些進步也增加了處理和制造半導體器件的復雜性。

三維場效應晶體管(諸如鰭式FET(FinFET)和全環柵(GAA)FET(GAA FET))已經集成至各種存儲器和核心器件中，以減小IC芯片的覆蓋區，同時保持合理的處理裕度。雖然形成這些FET的方法通常已經足夠，但是它們并不是在所有方面都完全令人滿意。例如，當有源區域(即，鰭)的數量減少至兩個或更少時，通過向器件結構引入氣隙來降低寄生電容仍然是挑戰。因此，至少由于這個原因，期望改善制造FinFET、GAA FET等的方法。

發明內容

本申請的一些實施例提供了一種半導體結構，包括：半導體鰭，從襯底突出；外延源極/漏極(S/D)部件，設置在所述半導體鰭上方；以及第一介電鰭和第二介電鰭，設置在所述襯底上方，其中，所述半導體鰭設置在所述第一介電鰭和所述第二介電鰭之間，其中，第一氣隙由所述外延源極/漏極部件的第一側壁和所述第一介電鰭包圍，并且其中，第二氣隙由所述外延源極/漏極部件的第二側壁和所述第二介電鰭包圍。

本申請的另一些實施例提供了一種半導體結構，包括：第一半導體鰭和第二半導體鰭，設置在襯底上方并且沿第一方向縱向取向；柵極堆疊件，設置在所述第一半導體鰭的第一溝道區域和所述第二半導體鰭的第二溝道區域上方并且沿基本垂直于所述第一方向的第二方向縱向取向，其中，所述第一溝道區域和所述第二溝道區域每個包括與所述柵極堆疊件交錯的多個半導體層；第一源極/漏極(S/D)部件和第二源極/漏極部件，分別設置在所述第一半導體鰭和所述第二半導體鰭上方；以及第一介電鰭和第二介電鰭，設置在所述襯底上方并且沿所述第一方向縱向取向，其中，所述第一半導體鰭和所述第二半導體鰭設置在所述第一介電鰭和所述第二介電鰭之間，其中，所述第一介電鰭與所述第一源極/漏極部件形成第一氣隙，并且其中，所述第二介電鰭與所述第二源極/漏極部件形成第二氣隙。

本申請的又一些實施例提供了一種形成半導體結構的方法，包括：形成從襯底突出的半導體鰭；形成與所述半導體鰭相鄰的介電鰭，其中，所述介電鰭基本平行于所述半導體鰭取向；去除所述半導體鰭的部分以形成源極/漏極(S/D)凹槽；以及在所述源極/漏極凹槽中形成源極/漏極部件，從而使得源極/漏極部件接觸所述介電鰭的側壁，從而限定氣隙。

附圖說明

當結合附圖進行閱讀時，從以下詳細描述可最佳理解本發明。應該強調，根據工業中的標準實踐，各個部件未按比例繪制，僅用于說明目的。實際上，為了清楚的討論，各個部件的尺寸可以任意地增大或減小。

圖1示出了根據本發明的各個實施例的用于制造半導體器件的示例性方法的流程圖。

圖2和圖10A是根據本發明的各個實施例的處于圖1所示的方法的各個階段的示例性半導體器件的平面頂視圖。

圖3、圖4、圖5A、圖5B、圖6、圖7、圖8和圖9是根據本發明的各個實施例的處于圖1所示的方法的各個階段的半導體器件的截面圖。

圖10B是根據本發明的各個實施例的圖10A所示的半導體器件的三維立體圖。