[發明專利]時間偏差測量方法、裝置、通信設備和可讀存儲介質有效
| 申請號： | 202110335687.4 | 申請日： | 2021-03-29 |
| 公開（公告）號： | CN113098650B | 公開（公告）日： | 2023-07-25 |
| 發明（設計）人： | 陳叢靜;劉力群;李中海;張磊 | 申請（專利權）人： | 大連市共進科技有限公司 |
| 主分類號： | H04J3/06 | 分類號： | H04J3/06 |
| 代理公司： | 北京超凡宏宇專利代理事務所(特殊普通合伙) 11463 | 代理人： | 梁韜 |
| 地址： | 116000 遼寧省大連市高新技*** | 國省代碼： | 遼寧;21 |
| 權利要求書： | 查看更多 | 說明書： | 查看更多 |
| 摘要： | |||
| 搜索關鍵詞： | 時間 偏差 測量方法 裝置 通信 設備 可讀 存儲 介質 | ||
1.一種時間偏差測量方法，其特征在于，應用于IEEE?1588PTP從時鐘同步系統，包括：
使能FPGA，控制所述FPGA接收外部時鐘設備提供的時鐘脈沖信號，所述FPGA通過外設引腳與所述外部時鐘設備連接；
根據所述FPGA中所述時鐘脈沖信號到來時刻的計數器的第一計數值，調整所述FPGA的工作頻率至第一頻率，使所述計數器零時刻與所述時鐘脈沖信號到來時刻對齊后，鎖定所述FPGA的工作頻率；
啟動1588協議棧，從網絡側接收1588時鐘信號生成測量脈沖信號；
關閉所述外部時鐘設備，通過所述外設引腳傳輸所述測量脈沖信號至所述FPGA；
根據所述FPGA中所述測量脈沖信號到來時刻的所述計數器的第二計數值，計算出網絡延時的時間偏差；
其中，所述根據所述FPGA中所述時鐘脈沖信號到來時刻的計數器的第一計數值，調整所述FPGA的工作頻率至第一頻率，使所述計數器零時刻與所述時鐘脈沖信號到來時刻對齊后，鎖定所述FPGA的工作頻率，包括：
按照預設時間間隔讀取所述FPGA接收時鐘脈沖信號后計數器的第一計數值；
根據所述第一計數值和所述FPGA的當前工作頻率計算與所述時鐘脈沖信號的頻偏值；
根據所述頻偏值調整所述工作頻率，在所述頻偏值小于等于預設值時，鎖定所述FPGA的工作頻率。
2.根據權利要求1所述的時間偏差測量方法，其特征在于，利用以下公式計算所述頻偏值：
當所述計數器溢出時，
當所述計數器未溢出時，
上述兩式中，fe為所述頻偏值，c為計數值，f為所述FPGA的當前工作頻率。
3.根據權利要求1所述的時間偏差測量方法，其特征在于，所述啟動1588協議棧，從網絡側接收1588時鐘信號生成測量脈沖信號包括：
利用所述1588時鐘信號生成測量脈沖信號；
采集所述測量脈沖信號，并計算當前工作信號與所述測量脈沖信號的相位差；
根據所述相位差調整所述測量脈沖信號的相位；
在確定所述相位差低于預設差值時，確定輸出所述測量脈沖信號。
4.根據權利要求1所述的時間偏差測量方法，其特征在于，所述時間偏差的算式包括：
當所述計數器溢出時，
當所述計數器未溢出時，
上述兩式中，T為所述時間偏差，c為計數值，f1為所述計數器的設定值，f為所述FPGA的當前工作頻率。
5.根據權利要求1所述的時間偏差測量方法，其特征在于，還包括：
將所述時間偏差返回至所述1588協議棧，利用所述時間偏差補償所述1588協議棧的網絡延時。
6.根據權利要求1所述的時間偏差測量方法，其特征在于，所述外部時鐘設備包括GPS設備。
該專利技術資料僅供研究查看技術是否侵權等信息，商用須獲得專利權人授權。該專利全部權利屬于大連市共進科技有限公司，未經大連市共進科技有限公司許可，擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作，請聯系【客服】
本文鏈接：http://www.szxzyx.cn/pat/books/202110335687.4/1.html，轉載請聲明來源鉆瓜專利網。
