[發明專利]時間偏差測量方法、裝置、通信設備和可讀存儲介質

有效

• 申請號: 202110335687.4
• 申請日: 2021-03-29
• 公開（公告）號: CN113098650B
• 公開（公告）日: 2023-07-25
• 發明（設計）人: 陳叢靜;劉力群;李中海;張磊
• 申請（專利權）人: 大連市共進科技有限公司
• 主分類號: H04J3/06
• 分類號: H04J3/06
• 代理公司: 北京超凡宏宇專利代理事務所(特殊普通合伙) 11463
• 代理人: 梁韜

本發明提供一種時間偏差測量方法、裝置、通信設備和可讀存儲介質，該時間偏差測量方法應用于IEEE?1588PTP從時鐘同步系統，包括：使能FPGA，控制FPGA接收外部時鐘設備提供的時鐘脈沖信號，FPGA通過外設引腳與外部時鐘設備連接；根據FPGA中時鐘脈沖信號到來時刻的計數器的第一計數值，調整FPGA的工作頻率至第一頻率，使計數器零時刻與時鐘脈沖信號到來時刻對齊后，鎖定FPGA的工作頻率；啟動1588協議棧，從網絡側接收1588時鐘信號生成測量脈沖信號；關閉外部時鐘設備，通過外設引腳傳輸測量脈沖信號至FPGA；根據FPGA中測量脈沖信號到來時刻的計數器的第二計數值，計算出網絡延時的時間偏差。本發明可以測量出收發路徑延時不對稱帶來的時間偏差，以便于后續的延時補償。

技術領域

本發明涉及通信技術領域，具體而言，涉及一種時間偏差測量方法、裝置、通信設備和可讀存儲介質。

背景技術

現有的基于1588協議進行時間同步的系統中，由于設備連接網絡的問題，在同步的過程中會產生一定的時間偏差，從而影響同步時間的精度，并且現有技術中缺少一種時間偏差精確測量的方法。

發明內容

鑒于上述問題，本發明提供了一種時間偏差測量方法、裝置、通信設備和可讀存儲介質，以測量出網絡延時以及收發路徑延時不對稱帶來的時間偏差，從而便于后續的延時補償，提高用戶的體驗度。

為了實現上述目的，本發明采用如下的技術方案：

一種時間偏差測量方法，應用于IEEE?1588PTP從時鐘同步系統，包括：

使能FPGA，控制所述FPGA接收外部時鐘設備提供的時鐘脈沖信號，所述FPGA通過外設引腳與所述外部時鐘設備連接；

根據所述FPGA中所述時鐘脈沖信號到來時刻的計數器的第一計數值，調整所述FPGA的工作頻率至第一頻率，使所述計數器零時刻與所述時鐘脈沖信號到來時刻對齊后，鎖定所述FPGA的工作頻率；

啟動1588協議棧，從網絡側接收1588時鐘信號生成測量脈沖信號；

關閉所述外部時鐘設備，通過所述外設引腳傳輸所述測量脈沖信號至所述FPGA；

根據所述FPGA中所述測量脈沖信號到來時刻的所述計數器的第二計數值，計算出網絡延時的時間偏差。

優選地，所述的時間偏差測量方法中，所述根據所述FPGA中所述時鐘脈沖信號到來時刻的計數器的第一計數值，調整所述FPGA的工作頻率至第一頻率，使所述計數器零時刻與所述時鐘脈沖信號到來時刻對齊后，鎖定所述FPGA的工作頻率包括：

按照預設時間間隔讀取所述FPGA接收時鐘脈沖信號后計數器的第一計數值；

根據所述第一計數值和所述FPGA的當前工作頻率計算與所述時鐘脈沖信號的頻偏值；

根據所述頻偏值調整所述工作頻率，在所述頻偏值小于等于預設值時，鎖定所述FPGA的工作頻率。

優選地，所述的時間偏差測量方法中，利用以下公式計算所述頻偏值：

當所述計數器溢出時，

當所述計數器未溢出時，

上述兩式中，fe為所述頻偏值，c為計數值，f為所述FPGA的當前工作頻率。

優選地，所述的時間偏差測量方法中，所述啟動1588協議棧，從網絡側接收1588時鐘信號生成測量脈沖信號包括：

利用所述1588時鐘信號生成測量脈沖信號；

采集所述測量脈沖信號，并計算當前工作信號與所述測量脈沖信號的相位差；

根據所述相位差調整所述測量脈沖信號的相位；