[發明專利]MOS器件及其制造方法、以及ESD防護電路

有效

• 申請號: 202110330027.7
• 申請日: 2021-03-27
• 公開（公告）號: CN113097306B
• 公開（公告）日: 2023-05-30
• 發明（設計）人: 劉琪
• 申請（專利權）人: 長江存儲科技有限責任公司
• 主分類號: H01L29/78
• 分類號: H01L29/78;H01L29/423;H01L29/06;H01L27/02
• 代理公司: 廣州三環專利商標代理有限公司 44202
• 代理人: 熊永強

1.一種MOS器件，其特征在于，包括：

半導體襯底；

設于所述半導體襯底表面的柵極結構；

設于所述半導體襯底內并位于所述柵極結構兩側的漏區和源區；

設于所述半導體襯底表面并位于所述柵極結構一側的第一側墻；以及

導電層，所述導電層在所述MOS器件用于ESD防護時接地；

其中，所述柵極結構包括與所述漏區相鄰的第一側壁，所述第一側墻覆蓋所述第一側壁及所述漏區；

當所述MOS器件用于ESD防護時，所述第一側墻、所述柵極結構及所述源區均電連接于所述導電層，所述第一側墻、所述柵極結構及所述源區處于相同電位且均接地。

2.如權利要求1所述的MOS器件，其特征在于，還包括與所述第一側墻、所述柵極結構及所述源區一一對應的第一導電通道、第二導電通道及第三導電通道，所述第一側墻、所述柵極結構及所述源區分別與各自對應的導電通道對應電連接；

當所述MOS器件用于ESD防護時，所述第一導電通道、所述第二導電通道及所述第三導電通道均電連接于所述導電層，使得所述第一側墻、所述柵極結構及所述源區處于相同電位且均接地。

3.如權利要求2所述的MOS器件，其特征在于，還包括設于所述半導體襯底表面并位于所述柵極結構另一側的第二側墻，所述柵極結構還包括與所述源區相鄰的第二側壁，所述第二側墻覆蓋所述柵極結構的第二側壁及所述源區；

其中，所述源區包括一重摻雜區域，所述第三導電通道的一端穿過所述第二側墻對應所述重摻雜區域的位置，并電連接于所述重摻雜區域。

4.如權利要求3所述的MOS器件，其特征在于，還包括歐姆連接層，所述歐姆連接層電連接于所述第三導電通道的一端和所述重摻雜區域之間。

5.如權利要求1至4任一項所述的MOS器件，其特征在于，所述半導體襯底為P型半導體襯底，所述漏區和所述源區均為在所述P型半導體襯底內注入N型摻雜離子所形成的N型摻雜區，所述MOS器件為NMOS器件；或者

所述半導體襯底為N型半導體襯底，所述漏區和所述源區均為在所述N型半導體襯底內注入P型摻雜離子所形成的P型摻雜區，所述MOS器件為PMOS器件。

6.一種MOS器件的制造方法，其特征在于，包括：

提供半導體襯底，并在所述半導體襯底的表面形成柵極結構；

在所述柵極結構兩側的所述半導體襯底內分別注入摻雜離子，以在所述柵極結構兩側分別形成漏區和源區；

在所述柵極結構的兩側分別形成第一側墻和第二側墻，所述第一側墻覆蓋所述柵極結構一側的側壁及所述漏區，所述第二側墻覆蓋所述柵極結構另一側的側壁及所述源區；以及

形成分別與所述第一側墻、所述柵極結構及所述源區一一對應電連接的第一導電通道、第二導電通道及第三導電通道，其中，當所述MOS器件用于ESD防護時，所述第一導電通道、所述第二導電通道及所述第三導電通道均電連接于接地的導電層，以使所述第一側墻、所述柵極結構及所述源區處于相同電位且均接地。

7.如權利要求6所述的MOS器件的制造方法，其特征在于，所述在所述柵極結構的兩側分別形成第一側墻和第二側墻的步驟具體包括：

形成第一氧化層，所述第一氧化層覆蓋所述柵極結構及其兩側的所述漏區和所述源區；

形成第一氮化層，所述第一氮化層覆蓋所述第一氧化層；以及

對覆蓋于所述柵極結構表面的所述第一氮化層及所述第一氧化層依次進行刻蝕，以形成貫穿所述第一氮化層及所述第一氧化層的開槽，所述開槽暴露所述柵極結構的第一表面的至少一部分，并使得位于所述開槽一側的所述第一氮化層和所述第一氧化層構成所述第一側墻，位于所述開槽另一側的所述第一氮化層和所述第一氧化層構成所述第二側墻，所述第一側墻與所述第二側墻分離；所述第一表面遠離所述半導體襯底。